Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ВМСиC / Организация, адресация, кэширование памяти.doc
Скачиваний:
124
Добавлен:
29.03.2015
Размер:
830.46 Кб
Скачать

Память fpm.

FPM (Fast Page Mode) память с быстрым страничным доступом, явилась дальнейшим развитием технологии DRAM. В памяти FPM применен так называемый страничный режим чтения, при котором изменяя только адрес столбца возможен доступ к произвольным ячейкам в буфере до тех пор, пока не поступит новое обращение к строке или не наступит время регенерации. Понятие «страница» относится к строке (row), а состояние с низким уровнем сигнала RAS называется «открытой страницей». Кроме того, в технологии этой памяти используется пакетный режим, при котором DRAM может обеспечить выдачу четырех последовательных ячеек (D1-D4) для каждого сигнала RAS. Временная диаграмма для чтения памяти FPM приведена на рисунке 8.

Рисунок 8. Временная диаграмма чтения для памяти FPM.

Как видно из рисунка, первый цикл чтения выполняется также как в классической DRAM. Второй и последующие циклы чтения оказываются короче первого из-за отсутствия фазы подачи адреса строки. Соотношение длительностей первого и последующих циклов 5:3, откуда и обозначение 5-3-3-3-.., используемое как характеристика памяти и указывающая, что первый из циклов занимает по времени 5 тактов системной шины, а последующие – по 3 такта.

ПамятьEdodram.

Следующей модификацией памяти, направленной на повышение производительности при том же быстродействии запоминающих элементов, явилась память EDO DRAM (Extended Data Out – растянутый вывод данных). Длительность импульса CAS определяется не только временем извлечения данных из памяти, но и временем удержания их на выходе микросхемы памяти. Последнее необходимо для фиксации прочитанных данных контроллером памяти, так как данные присутствуют на выходе только до подъема сигнала CAS. Эта особенность была использована при разработке памяти EDO. В микросхеме EDO памяти на выходе был установлен буфер-защелка, фиксирующий данные после их извлечения из матрицы памяти при подъеме сигнала CAS и удерживающий их на выходе до следующего его спада. Считывание выходных данных может производиться до спада следующего импульса CAS. Это позволило сократить длительность сигнала CAS, доведя пакетный цикл чтения до 5-2-2-2, этот режим иногда называют гиперстраничным (Hyper Page Mode). Такое усовершенствование позволило повысить производительность на 40% в страничном режиме по сравнению с FPM памятью. Все вышесказанное можно проиллюстрировать временной диаграммой для чтения из памяти EDO (рисунок 9).

Рисунок 9. Временная диаграмма чтения из памяти EDO.

Многобанковая организация памяти

Для повышения производительности памяти используется так называемое чередование банков или адресов.

Банк памяти – совокупность микросхем или модулей памяти, обеспечивающих для данной системы разрядность хранимых данных (шины данных микропроцессора). Для функционирования компьютера необходимо наличие в системе хотя бы одного банка памяти Банк памяти может состоять из нескольких модулей памяти или один модуль памяти может включать несколько банков памяти. Суть заключается в распределении последовательных адресов между несколькими банками памяти (рисунок 10), в данном случае используется два банка памяти.

В самом простом изложении, можно сказать, что после осуществления любой операции со строкой памяти, требуется определенное время для осуществления ее «подзарядки». И преимущество «многобанковых» микросхем заключается в том, что можно обращаться к строке одного банка, пока строка другого банка находится на «подзарядке». Можно расположить данные в памяти и организовать к ним доступ таким образом, что далее будут запрашиваться данные из второго банка, уже «подзаряженного» и готового к работе. В этот момент вполне естественно «подзаряжать» первый банк, и так далее. Такая схема доступа к памяти называется «доступом с чередованием банков» (Bank Interleave).

Рисунок 10. Двухбанковая память.

Обращение возможно к каждому из банков памяти по отдельности, для чего каждый имеет свои сигналы RAS и CAS, но при этом используются общая адресная шина. Временная диаграмма чтения при чередовании адресов между двумя банками будет иметь вид приведенный на рисунке 11.

Рисунок 11. Чтение при чередовании двух банков.

Сигналы RAS0, CAS0 и RAS0, CAS0 относятся к первому и второму банку памяти соответственно.

Для сигналов RAS и CAS определено время, которое они должны находиться в высоком состоянии или время предварительного заряда сигналов RAS и CAS. При использовании двух банков выигрыш в производительности достигается за счет того, что пока сигнал CAS нулевого банка подзаряжается, происходит считывание ячейки из первого банка и наоборот. В данном случае D1, D3 – ячейки считанные из нулевого банка памяти, D2, D4 – из первого.