Классификации плис

PROGR. LOGIC
PLD				FLEX				FPGA
SPLD							CPLD
PLA				PROM				PAL
PLS								GAL

Структура матриц ПЛМ (SPLD) – две взаимоортогональные матрицы проводников, матрица И и матрица ИЛИ.

Входные сигналы поступают на парафазные входы матрицы И. Конъюнкции.

Выходы матрицы И соединены с входами матрицы ИЛИ (дизъюнкции).

Выходные шины матрицы И – промежуточные или множество термов (product terms).

Программировать можно любые сочетания матриц:

• программируются обе матрицы – ПЛМ=PLA.

• Программируется матрица ИЛИ, матрица И настроена на функцию полного ДШ – PROM.

• Программируется матрица И, матрица ИЛИ имеет фиксированную настройку при которой q промежуточных шин связывается с одним выходом – ПМЛ=PAL.

В последней структуре число промежуточных шин, подсоединяемых к одному выходу, ограничено. В случае необходимости можно для расширения возможностей ПМЛ объединяют выходы с помощью ЛЭ или проводным соединением (для инверсной логики). То, что программируется только одна матрица, упрощает и удешевляет структуру ПМЛ и увеличивает быстродействие. Благодаря упрощению матрицы ИЛИ в структуру ПМЛ добавляют цепи ОС и выходные буферы.



И

ПЛМ

n 

q

ИЛИ m



ДШ

ППЗУ

n 

2ⁿ

ИЛИ m

1 n

 

    ₁ ^ ИЛИ

^{    х}

    q ^

ПМЛ

₁

q

1 m

 программируемое соединение, ^ фиксированное соединение.

Рис. 1.1.4. Структура ПЛМ-ПМЛ.

Любой ЛЭ с повышенной нагрузочной способностью называется буфером или драйвером. Стробируемые многоразрядные драйверы с Z- состоянием выхода используются для подключения внешних устройств к системной шине данных микропроцессорной системы с помощью операции «монтажное ИЛИ» называются шинные формирователи или шинные драйверы.

В структурных схемах далее использованы следующие обозначения:

И-НЕ &

ИЛИ-НЕ 1

НЕ 1

Исключающее =1

ИЛИ ()

Элемент с Z- состоянием

формирователи парафазных сигналов.

На рис. 1.1.5, 1.1.6, 1.1.7 показаны структурные организации типовых программируемых кристаллов (сложные ПМЛ, гибкие ПМЛ, программируемые полем xilix).

Выходные буферы – программируемые маркоячейки, которые определяют структуру ПМЛ. Макроячейки могут включать инвертор с тремя состояниями, триггеры, вентили «искл. ИЛИ». С учетом типов макроячеек ПМЛ делят на

• Комбинационные

• Регистровые

• Асинхронные

• И т.д.

В одной ПМЛ могут быть разные типы макроячеек. В универсальных ПМЛ каждый выход можно программировать как комбинационный, регистровый или двунаправленный. Программируется и полярность выходного сигнала.

Типовые значения: число входов 8,10,12, число выходов 2,4,6,8,10, число промежуточных шин комбинационных 7,8, регистровых 4,8, специальные входы – синхросигнал и ОЕ общее разрешение выходов.

Рис. 5,66 – приемопередатчик с двумя двунаправленными линиями передачи данных.

DA ₀ DB

₀

T

⁰ &

⁰

₀ &

OE 

Особенности конкретных макроячеек – наличие термов асинхронного управления, сброса, синхронизации, разрешения управления буфером. В асинхронных устройствах важна предзагрузка регистров для тестирования устройства.

Рис.1,2,7 – конфигурации макроячеек.

Обозначения: {X_1-L}, {Z_1-N}, D_R ,W_G

Обозначения:

п - число парафазных входов,

b - число чисто комбинационных выходов,

r - число регистровых выходов,

m - число двунаправленных комбинационных выходов. Все выходы, кроме чисто комбинационных имеют ОС с матрицей И.

Выходной буфер – инвертор с тремя состояниями: в третьем состоянии его выводы можно использовать как входы, а остальные выходы отсоединять от внешней шины.

q_c, -Число промежуточных шин комбинационных

q_R - регистровых -,

обычно

q_c = q_R –1.

Регистровые ПМЛ имеют два спец. входа d = 2: clock синхронизации и глобального разрешения выходов OE.

Функциональные возможности стандартных ПМЛ. Обобщенная структура классических ПМЛ. Рис.1,2,1

На нижнем рисунке не показаны значки инверсии на формирователях парафазных сигналов из-за недостатка места.

d 1

1 AND MC m

n 2 MCF 1

d_R MCF m₂

2

Обобщенная структура универсальной ПМЛ.

В асинхронных макроячейках типа PAL20RA10 необходимы сигналы термы индивидуального управления:

Preset – установка единичного значения,

reset – сброс,

clock – синхронизация триггера,

enable – управление выходным буфером.

В универсальных ПМЛ должна быть гибкая архитектура, чтобы каждый выход можно было программировать как комбинационный, регистровый или двунаправленный, или как вход.

Рис. 1.3.6. – структура перспективной ПМЛ.

Конфигурации выходных макроячеек рис.1,2,7:

1. Регистровый выход с ОС от инверсного выхода триггера и глобальным разрешением выхода.

2. комбинационный вход.

3. комбинационный выход.

4. двунаправленный комбинационный вывод. Дизъюнктор объединяет q_С промежуточных шин матрицы И.

5. регистровый выход (как в 1) с отдельным управлением выходным буфером.

6. регистровый двунаправленный вывод с ОС от внешнего вывода.

7. комбинационный выход с регистром в цепи ОС.

8. буферизованный вход с D- триггером или D- защелкой как ЭП.

9. двунаправленный регистровый вывод с регистровыми ОС.

10. двунаправленный комбинационный вывод с регистровой и комбинационной ОС.

11. комбинационный двунаправленный вывод с двумя комбинационными ОС.

12. регистровый двунаправленный вывод с двумя регистровыми ОС.

Для комбинационной схемы:

N  b + m

L  n + b + m - N при N > b

L n + m при N  b

Q(y_i)  qc для всех y_i  Y

Для конечных автоматов

R  r

N  m + r - R

L  n + m + r – R - N при N > r - R

L  n + m при N  r - R

Q(f_i)  q_R для всех f_i  D  W

Q(z_i)  q_C для всех z_i  Z

Для универсальных ПМЛ:

R  m + m2

N  m + m2 - R

L  n + m + m2 - N при R > m2

L  n + m + 2m2 – R - N при R > m2

Q(f_i)  q_R для всех f_i  D  W

Q(z_i)  q_C для всех z_i  Z.

Для синтеза конечных автоматов лучше применять структуру ПМЛ вида рис. 3,8,1.

Особенности синтеза К.А. на PLD:

• использование архитектурных возможностей ПМЛ:

1. выходные триггеры в качестве ЭП (А. Класса С),

2. триггеры в цепях ОС в качестве ЭП (А. Класса D),

3. входные буферы в качестве ЭП (А. Классов E, F),

4. макроячеек с двумя ОС (А. Классов А и В на универсальных ПМЛ),

5. различное число промежутиочных шин, подсоединяемое к каждой макроячейке (А. Классов А и В на универсальных ПМЛ),

6. дополнительная матрица PLS для реализации переходов по «else».

широкое использование операции расщепления внутренних состояний К.А.:

1. для построения К.А. высокого быстродействия (А. Классов А и В),

2. для приведения К.А. Мили к А. Класса D (расщепление по входным наборам),

3. для приведения К.А.Мили и Мура к А. Классов Е и F соответственно.

введение минимального числа дополнительных внутренних переменных для различения кодов внутренних состояний К.А различных классов,

совмещение различных классов К.А. в одной структуре К.А.

В результате синтеза автомата необходимо:

1. при переходах не должны возникать автоколебательные процессы.

2. КС д.б. свободна от состязаний.

3. состояния входа изменяются только на соседние.

4. величина задержки в ЭП д.б. больше максимальной длительности процессов в КС.

5. частота входных сигналов д.б. ограничена величиной f_max, чтобы закончились все переходные процессы в автомате.

6. должны отсутствовать критические состязания в ЭП, нарушающие детерминированность переходов.