Лаброб4(тригери)

Тільки після того, як сигнал C прийме “нульове” значення і на виході інвертора з'явиться одиничний сигнал, інформація перепишеться з першого тригера в другий. Якщо в якості сигналу синхронізації використовується імпульс з одиничною амплітудою, то двохтактний тригер спрацьовує по переходу імпульсу з «1» у «0».

а)

б)

Рис. 4.5 – Схема синхронного RS - тригера за структурою M − S на елементах “І-НІ” (а)

та його умовне графічне позначення (б)

Тригер з лічильним входом або T - тригер (від англ. “toggle” – перекидатися) є тригером з одним інформаційним входом. Він змінює свій стан на протилежний при черговому переході сигналу на вході T з «1» у «0».

Це досягається за рахунок введення зворотних зв'язків з виходу основної БС на вхід додаткової СК.

Принципова схема T - тригера та його умовне графічне зображення приведені на рисунку 4.6.

11

а)			б)
Ti	Qi	Qi+1
0	-	-
1	1	0
0	-	-
1	0	1

в)

Рис. 4.6 – Схема T - тригера (а), його умовне графічне позначення (б) та таблиця істинності (в)

В залежності від того, фронт чи зріз вхідного сигналу використовується для управління

(від «0» до «1», або від «1» до «0»), вважається, що T - тригер має прямий або інверсний динамічний вхід.

Тригери з інверсним управлінням іноді ще називають T - тригером. За способом введення інформації T - тригери можуть бути синхронними і асинхронними.

T - тригер – єдиний вид тригера, поточний стан якого визначається не інформацією на входах, а станом його в попередньому такті.

RST - тригер має крім лічильного входу T два установочних входи S та R .

Принципова схема RST - тригера та його умовне графічне зображення приведені на рисунку 4.7.

12

а)

б)

Рис. 4.7 – Схема RST - тригера (а) та його умовне графічне позначення (б)

Тригер затримки або D - тригер (від англ. “delay” – затримка) зображений на рисунку

4.8.

											а)																б)
									Di			Ci				Qi				Qi+1
									0			0				-				-
									0			1				0				1
									1			0				-				-
									1			1				1				0

в)

Рис. 4.8 – Схема D - тригера (а), його умовне графічне позначення (б) та таблиця істинності (в)

13

Інформація, встановлена на D вході, записується в тригер по переходу сигналу з «0» у «1» на вході C , але з'являється на виході тригера по переходу сигналу на вході C з «1» у «0», тобто затримується щодо моменту запису на час, рівний тривалості синхроімпульсу.

Універсальний JK - тригер (рисунок 4.9) на відміну від RS - тригера не має заборонених комбінацій вхідних сигналів.

								а)																							б)
				Ji					Ki						Ci					Qi			Qi+1
				0					0						0					-			-
				0					1						1					0			1
				1					0						0					1			0
				1					1						1					0			1

в)

Рис. 4.9 – Схема JK - тригера (а), його умовне графічне позначення (б) та таблиця істинності (в)

Вхід J еквівалентний входу S , а вхід K – входу R .

При J = K =1 тригер змінює свій стан на протилежний при надходженні кожного чергового синхроімпульсу, тобто починає функціонувати як T - тригер.

14

4.2Опис контрольно-вимірювальних приладів

4.2.1Генератор цифрових сигналів (розділ Instruments>Word Generator)

Генератор цифрових сигналів призначений для формування різних комбінацій цифрових сигналів (логічних «1» та «0») з різною частотою. Генерація може бути організована циклічно, пошагово або з перериванням. Реалізована функція сигналу

«готовність даних».

Графічне позначення та лицева панель генератора цифрових сигналів зображені на рисунку 4.10.

Рис. 4.10 – Графічне позначення та лицева панель генератора цифрових сигналів

4.2.2 Цифровий логічний аналізатор (розділ Instruments>Logic Analyzer)

Цифровий логічний аналізатор призначений для перегляду осцилограм цифрових сигналів.

В цифровому логічному аналізаторі реалізовані такі функції, як: можливість використання внутрішнього та зовнішнього сигналів синхронізації, регулювання частоти розгортки.

Графічне позначення та лицева панель цифрового логічного аналізатора зображені на рисунку 4.11.

15

Рис. 4.11 – Графічне позначення та лицева панель цифрового графічного аналізатора

4.2.3 RS- тригер (розділ Digital>RS Flip-Flop)

Графічне позначення RS - тригера зображено на рисунку 4.12.

Рис. 4.12 – Графічне позначення RS - тригера

4.2.4 D- тригер (розділ Digital>D Flip-Flop)

Графічне позначення D - тригера зображено на рисунку 4.13.

16

Рис. 4.13 – Графічне позначення D - тригера

4.2.5 JK- тригер (розділ Digital>JK Flip-Flop with Active High Asynch Inputs)

Графічне позначення JK - тригера зображено на рисунку 4.14.

Рис. 4.14 – Графічне позначення JK - тригера

17

4.3 Завдання лабораторної роботи

Дослід 1. Дослідження RS - тригера.

1.1Запустити Electronics Workbench.

1.2Підготувати новий файл до роботи. Для цього необхідно виконати такі операції: File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у якому буде зберігатися схема.

1.3Задати необхідні параметри моделювання (рисунок 4.15).

Рис. 4.15 – Параметри моделювання

1.4Зібрати досліджувану схему RS - тригера та схему RS - тригера на елементах

“АБО-НІ” (схема рис. 4.2).

1.5Дослідити реакцію схеми на всі можливі комбінації вхідних сигналів. Для цього під’єднати до входу схеми генератор цифрових сигналів та згенерувати послідовність вхідних сигналів згідно таблиці істинності елементу.

1.6До виходу схеми під’єднати цифровий логічний аналізатор.

18

1.7Коли схема зібрана і готова до запуску, натиснути кнопку вмикання живлення на панелі інструментів.

1.8Спостерігати за зміною стану виходу схеми відповідно до комбінації вхідних сигналів.

1.9Замалювати отримані цифрові осцилограми.

1.10Згідно отриманих цифрових осцилограм побудувати таблицю станів досліджуваної схеми та зробити висновки.

Дослід 2. Дослідження D - тригера.

2.1Запустити Electronics Workbench.

2.2Підготувати новий файл до роботи. Для цього необхідно виконати такі операції:

2.3File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у якому буде зберігатися схема.

2.4Задати необхідні параметри моделювання (рисунок 4.15).

2.5Зібрати досліджувану схему D - тригера (схема рис. 4.8).

2.6Дослідити реакцію схеми згідно п. 1.5-1.10 попереднього досліду.

Дослід 3. Дослідження JK - тригера.

3.1Запустити Electronics Workbench.

3.2Підготувати новий файл до роботи. Для цього необхідно виконати такі операції:

3.3File>New та File>Save as, після чого буде необхідно вказати ім’я файлу і каталог у якому буде зберігатися схема.

3.4Задати необхідні параметри моделювання (рисунок 4.15).

3.5Зібрати досліджувану схему JK - тригера (схема рис. 4.9).

3.6Дослідити реакцію схеми згідно п. 1.5-1.10 попереднього досліду.

По закінченню виконання дослідів оформити звіт по лабораторній роботі на підставі

отриманих експериментальним шляхом даних.

Звіт повинен складатися з схем проведених дослідів та отриманих результатів

відповідно, а також висновків зроблених по закінченню кожного досліду.

19

4.4 Контрольні питання

Питання 4.1
Тригер – це:		Вибір правильної відповіді:
		1.	запам’ятовувальний пристрій, що
			має два стійких стана
		2.	логічний пристрій здатний
			зберігати два біта інформації
		3.	пристрій, що має декілька стійких
			станів
Питання 4.2
Параметрами тригера є:		Вибір правильної відповіді:
		1.	максимальна частота
			перемикання, тривалість
			вхідного сигналу
		2.	тривалість вихідного сигналу
Питання 4.3
Синхронні тригери, порівняно з асинхронними,		Вибір правильної відповіді:
мають:		1. вхід синхронізації
		2.	більшу швидкодію
Питання 4.4
Тригер, поточний стан якого визначається		Вибір правильної відповіді:
станом в попередньому такті, називається:		1.	RS - тригер
		2.	MS - тригер
		3.	T - тригер
		4.	JK - тригер

20