- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
2.8 Регистры
(Автор Белов А. В. http://www.mirmk.net/content/view/28/28/)
Регистры в цифровой и микропроцессорной технике - это устройства хранения информации. Любая информация в микропроцессорной технике кодируется и хранится в виде двоичного числа. Двоичное число состоит из некоторого количества двоичных разрядов. Регистр должен обеспечить возможность записи и хранения на протяжении всего времени работы микропроцессорной системы, всех разрядов двоичного числа. А так же возможность считывания значений всех разрядов в любое время. Регистры бывают параллельные и последовательные.
На рисунке изображена схема простейшего четырех разрядного параллельного регистра и его условное обозначение на схеме.
Рисунок 2.26 - Схема регистра на D триггерах
Рисунок 2.27 - Условно графическое обозначение
Как мы видим, регистр построен на основе четырех D-триггеров входы синхронизации, которых соединены вместе. На входы данных (D0 - D3) поступает двоичное число, которое необходимо записать в регистр. На вход С схемы подается тактовый сигнал. По заднему фронту сигнала двоичное число запишется в регистр. Каждый разряд запишется в свой D-триггер и тут же появится на выходах регистра (Q0 - Q3). Вход R служит для начального сброса всех триггеров регистра (то есть перевода в нулевое состояние).
Рассмотрим схему внутреннего устройства и условное обозначение простейшего последовательного четырех разрядного регистра:
Рисунок 2.28 - Схема последовательного регистра (треугольные входы убрать)
Рисунок 2.29 - Условно графическое обозначение последовательного регистра.
Этот регистр так же построен на основе D-триггеров. Однако триггеры в этой схеме соединены по-другому. Выход одного триггера подключен к входу последующего. Схема имеет один информационный вход. На этот вход последовательно, разряд за разрядом, подается двоичное число. Для каждого очередного двоичного разряда, на вход синхронизации (С) подается тактовый импульс. По заднему фронту этого импульса очередной разряд числа записывается в младший разряд сдвигового регистра (выход Q0). Одновременно старое содержимое всего регистра сдвигается на один разряд в сторону старших разрядов. Так старое содержимое Q0 записывается в следующий по очереди D-триггер (выход Q1). Содержимое Q1 переписывается в Q2. А разряд Q2 переписывается в Q3. Содержимое последнего триггера в цепочке никуда не переписывается и просто теряется. В результате входное четырехразрядное число, после четырех тактов записи последовательно записывается в регистр. Этот процесс поясняет таблица__
Вход R так же, как и в предыдущем случае, предназначен для начального сброса всех триггеров регистра в нулевое состояние.
Таблица__ Запись цифры A в шестнадцатеричной или числа 10 в десятичной системе счисления в четырехразрядный последовательный регистр.
№ Т.И. |
DI |
R |
Q0 |
Q1 |
Q2 |
Q3 |
1 |
X |
0 |
0 |
0 |
0 |
0 |
2 |
1 |
1 |
1 |
0 |
0 |
0 |
3 |
0 |
1 |
0 |
1 |
0 |
0 |
4 |
1 |
1 |
1 |
0 |
1 |
0 |
5 |
0 |
1 |
0 |
1 |
0 |
1 |
Основное применение последовательного регистра - преобразование последовательного кода в параллельный. Например, клавиатура компьютера соединена с компьютером по последовательному каналу. Специализированный процессор, который стоит в клавиатуре, передает коды нажатых клавиш всего по одному проводу, последовательно, бит за битом. Этот провод называется - линия данных. При этом по второму проводу, который называется линией синхронизации, он передает тактовые импульсы. На каждый бит данных по одному синхроимпульсу.
На материнской плате компьютера находится схема, принимающая этот код. Ее основу составляет последовательный регистр. Линия данных подключается к входу DI регистра, а линия синхронизации к входу C.
Помимо D триггеров регистры могут строиться также и на других видах триггеров. Рассмотрим структуру 3-х разрядного кольцевого регистра со сдвигом и параллельной загрузкой на JK – триггерах.
Рисунок 2.30 - 3-х разрядный кольцевой регистр сдвига на JK триггерах.
Назначение выводов регистра:
Входы А, В, С – это входы предварительной асинхронной установки регистра.
Вход «Сдвиг» - При подаче тактового импульса на этот вход данные в регистре сдвига сдвигаются на 1 разряд вправо. То есть данные из регистра Т1 поступают в регистр Т2, из Т2 в Т3, из Т3 назад в Т1.
Вход «Сброс» - предназначен для сброса всех триггеров.
Выходы А, В, С – выходы триггеров.