5. Разработка аппаратных средств.

При проектировании МПС используются БИС из микропроцессорного комплекта К1804. Этот комплект выполнен на основе биполярной технологии ТТЛШ. Предназначен для построения быстродействующих вычислительных устройств, контроллеров, микро-ЭВМ с различными системами команд.

В качестве интерфейсных схем и схем управления используется микропроцессорный комплект К580. Данный комплект предназначен для построения широкого класса цифровых устройств, контроллеров, микро-ЭВМ и МПС различного назначения.

5.1. Оперативно запоминающее устройство (озу)

Учитывая то, что разрядность ША данной МПС, равна 16 разрядам, а размер ОЗУ равен 32 кбайта выбираем в качестве кристалла ОЗУ БИС – К573РУ17 с адресацией 8192 ячеек памяти, емкостью 8 бит. Для организации ОЗУ объемом в 32 кбайта нам потребуется 4 микросхемы данного типа, т.к. 8192*4=32768.

Так как данная БИС адресует 8К памяти, то количество адресных битов (выводов) в данной МС составляет 13. То есть 13 младших разрядов с ША будут заведены на адресные входы этих БИС. Оставшиеся 3 старших разряда (А15, А14, А13) будут подаваться на входы дешифратора, который, дешифрировав эти три разряда выберет нужную БИС. Оставшиеся 3 старших разряда (А15, А14, А13) будут подаваться на входы дешифратора, который, дешифровав эти три разряда выберет нужную БИС. В качестве дешифратора выбрана МС-530ИД14. Для управления записью-считыванием информации в режиме ПДП и программным способом реализована комбинационная схема контроллера ОЗУ (см. 3-й лист графической части). Эта комбинационная схема содержит следующие элементы: DD12.1, DD43.1, DD13.1, DD10.1, DD10.2.

Микросхемы К573РУ17 имеют трех стабильные выходы, поэтому все выходы с четырех микросхем заведены на ШД.

5.2. Постоянные запоминающие устройства (пзу)

В разрабатываемой МПС используются две серии ПЗУ. В качестве ПЗУК и системного контроллера используется ИС серии К155РЕЗ, емкостью 32 8-битных слова.

Для ПЗУ МК используется ИС серии КР556РТ5 емкостью 512 8-разрядных слов. У данной ИС ПЗУ будут использованы только 256 8-разрядных слов, так как этого достаточно для хранения в ней всех микропрограмм реализуемых командами первого уровня системы. Время выборки адреса данной ИС составляет 70 нс.

Для ПЗУК реализована схема контроллера на комбинационных элементах: DD20.3 и DD15.1, предназначенная для выборки ПЗУК по определенному (закрепленному) адресу.

5.3. Операционное устройство (оу)

ОУ микропроцессорной системы реализовано на двух четырехразрядных секциях – БИС К1804ВС1. Выходы БИС УФ-43 подключены параллельно к ШД, в результате чего размер микропроцессорных секций управления 9-разрядным кодом, который поступает с РГМК.

5.4. Схема управления адресом микрокоманд (суам)

Схема управления адресом микрокоманд реализована на БИС-К1804ВУ4. Данная БИС предназначена для формирования последовательности адресов микрокоманд, хранящихся в ПЗУМК, под воздействием внешних управляющих сигналов. Этими сигналами в нашем случае будут: сигналы инструкции (ТФ-I3), поступающие из РГМК и управляющий сигнал кода условия (СС), идущий от МКУ.

Рассматриваемая схема имеет 12-разрядную размерность всех внутренних элементов, что позволяет ей адресовать 4096 слов.

Для проектируемой ЭВМ требуется 8 разрядов, так как размерность ПЗУМК составляет 256 слов. В качестве источника внешнего адреса (для данной БИС) может быть использован регистр команд (РГК), который содержит адрес начала микропрограммы. А так же адрес из поля ветвления РГМК.