8.1 Операционный блок (об):

В задачу операционного блока входит выполнение арифметических и логических операций над данными, адресация памяти и внешних устройств и организация страничной переадресации.

В качестве АЛУ используется микросхема Am29332, представляющая собой нерасширяемый 32-разрядный центральный процессорный модуль, содержащий трехвходовое комбинационное АЛУ. Am29332 оснащена встроенными схемными средствами выполнения многотактовых операций (умножения по модифицированному алгоритму Бута и деления по алгоритму “без восстановления остатка”), имеет два входных и один выходной порты данных. Внутренний 64-разрядный групповой сдвигатель выполняет сдвиг влево, вправо или циклический на заданное число разрядов в одном цикле. На этом же кристалле выполнен статусный регистр, который может загружаться новыми значениями флагов в каждом цикле. Далее содержимое статусного регистра подается на тестовые входы секвенсера микрокоманд в МУУ.

Дополнительно используется микросхема Am29334, представляющая собой 4-х портовую регистровую память с двусторонним доступом с организацией (64х18)бит. Имеет два порта записи и два порта считывания для данных и четыре 6-битовых адресных порта. При параллельном соединении двух RGF (Am29334) была получена необходимая информационная организация (64х32) бит.

Т.к. шина данных будет иметь разрядность 32 бита, то формат команды удобно сделать 32-разрядным или 16-ти разрядным (для однооперандных и безоперандных инструкций) Данный формат позволяет адресовать 256 регистров общего назначения, и использовать большой набор команд с разнообразными способами адресации.

Для обработки прерываний на уровне команд в структуре предусмотрен дешифратор векторного адреса (ДВА), а также регистр и мультиплексор кода условия.

Операционный блок содержит также регистр входных данных (RGDin), регистр выходных данных (RGDout) и регистр адреса (RGA), содержащий физический адрес ОП.

8.2 Микропрограммное устройство управления (муу):

МУУ занимается генерацией управляющих сигналов для блоков ядра ЭВМ, а также управляет последовательностью выполнения команд и микрокоманд. Представляет собой конвейер первого порядка с регистром микрокоманд.

Состав МУУ:

• Регистр команд(Рг.К.), выполняет функцию буферного регистра, обеспечивает взаимодействие шины данных DB с МУУ.

• Преобразователь начального адреса(ПНА), код операции в адрес соответствующей микрокоманды.

• Секвенсер микрокоманд, обеспечивает непосредственное управление выбором нужной МК с учетом флага из ОБ и предыдущей МК. В качестве секвенсера микрокоманд была выбрана микросхема Am29331.

• Микропрограммируемая память, содержит все микрокоманды данной структуры.

• Регистр микрокоманд – реализует вместе с секвенсером конвейер первого порядка.

Выбор микросхемы Am29331 обусловлен ее достаточной функциональностью и приемлемыми временными характеристиками.

С шины данных в регистр команд считывается очередная команда. Младшие разряды представляют собой код операции(КОП), выполняемой процессором.. По этому коду ПНА формирует адрес микрокоманды обработки данной команды(адрес первой МК из МПП). Этот адрес поступает на входную шину данных секвенсера, который выдает адрес следующей МК в зависимости от флагов состояния, адреса перехода и инструкций. Следующие биты представляют собой адреса РОН, передающиеся на входы мультиплексора выбора адреса RGF.

Длина микрокоманды не должна превышать 32 разрядов. Примерный формат команды:

RG1 – регистр источник;

RG2 – регистр источник/приемник;

Х1 – адрес РОН, содержащий адрес ячейки памяти;

Х2 - адрес РОН, содержащий адрес ячейки памяти;

КОП – код операции.

Структурная схема ЦП представлена на Рис.3