8. Ввод/вывод

Можно выделить два характерных принципа построения и соответствующие структуры построения систем ввода-вывода:

• ЭВМ с одним общим интерфейсом (используется в данной работе);

• ЭВМ с множеством интерфейсов и процессорами (каналами) ввода-вывода.

Структура с одним общим интерфейсом. Особенности: наличие общей шины (магистрали), к которой подсоединяются все модули, в совокупности образующие ЭВМ: процессор, память и периферийные устройства. В каждый момент времени через общую шину может происходить обмен данными только между одной парой присоединённых к ней модулей. Таким образом, модули ЭВМ разделяют во времени один общий интерфейс, причём процессор выступает как один из модулей системы.

Периферийные устройства подсоединяются к общей шине с помощью блоков управления (контроллеров) периферийными устройствами, осуществляющих согласование форматов данных, используемых в ПУ, с форматом, принятым для передачи по общей шине («информационная шина интерфейса»). Последний обычно соответствует машинному слову процессора.

По заданию в системе ввода-вывода можно выделить адаптер монитора и контроллер клавиатуры. Также возможно подключение других устройств (принтер, мышь и т.д.).

В системах ввода-вывода используется два основных способа организации передачи данных между памятью и периферийными устройствами:

• программно-управляемая передача данных;

• прямой доступ к памяти (здесь не рассматривается).

Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора, который при этом выполняет специальную подпрограмму ввода-вывода. Данные между памятью и периферийными устройствами пересылаются через процессор. Операция ввода-вывода инициируется текущей командой программы (в этом случае приходится периодически опрашивать устройства на предмет готовности выполнять операцию - недостаток) или запросом прерывания от периферийного устройства (в этом случае опрашивать не надо).

По заданию ввод-вывод по прерываниям, т.е. второй случай. Алгоритм ввода-вывода следующий. Устройство, инициирующее обмен данными, вызывает прерывание процессора, процессор читает регистр состояния устройства (например, принтер) или данные от устройства. Преимущества – быстрота реакции процессора на запрос устройства.

4. Разработка укрупненной структурной схемы процессора и алгоритма его инициализации.

При разработке будем ориентироваться на микросхемы серии Аm29300.

Семейство Am29300 - это набор СБИС служащий для построения высокопроизводительных 32-х разрядных систем на основе принципа микропрограммирования. Потребуются следующие элементы этого семейства:

Am29331 - Секвенсор микрокоманд. Размер адресуемой микро памяти до 64Кслов.

Аm29332 - 32-х разрядное арифметико-логическое устройство.

Am29334 - Регистровый файл. 4-х портовая память с двухсторонним доступом. Организация 64х18 бит. (32х36)

В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ.

Работа ЦП основана на принципе микропрограммного управления.

В состав ЦП входят:

• операционный блок (ОБ), в котором происходит обработка данных.

• микропрограммное устройство управления, которое управляет порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.

СБИС Аm29332 представляет собой нерасширяемый 32 – разрядный процессорный модуль. Содержит комбинированное АЛУ, которое позволяет выполнять логические и арифметические операции, а также арифметические операции над числами с плавающей точкой. Внутренний групповой 64-разрядный сдвигатель, позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов.

В структуру Am29332 включен блок Q-регистра (Q—сдвигатель и Q-регистр). Это позволяет поддерживать выполнение: операции умножения двух 32-разрядных чисел по модифицированному алгоритму Бута (в каждом такте сдвиг вправо на 2 разряда), и деления по алгоритму "без восстановления остатка".

БИС Аm29331, используемая в качестве секвенсора микрокоманд поддерживает прерывания реального времени на микро- и макро-уровнях управления с временем реакции, не превышающем длительности микроцикла.

Имеющийся вход сброса секвенсора RST# позволяет производить «сброс» ЦП в исходное состояние при включении питания или в процессе работы путём подачи на него сигнала RST#, имеющего активный низкий уровень.

Укрупненная структурная схема центрального процессора

Схема процессора включает в себя следующие основные блоки:

RG К – хранит очередную выбранную команду, выполняет роль конвейерного регистра команд.

ПНА – преобразователь начального адреса. Служит для дешифрации кода операции и формирования соответствующего адреса микропрограммы в МПП.

SEQ - секвенсор – задает последовательность выполнения микрокоманд.

На вход секвенсора могут поступать данные либо с ПНА, либо с Рг.МК(адрес перехода).

Реализация условных переходов осуществляется путем тестирования признаков условий выставляемых процессорным элементом.

Вход INTR служит для входа сигнала прерывания. Для подтверждения прерывания передается сигнал INTA#.

МПП – микропрограммная память. Хранит микропрограммы команд.

RG МК – регистр микрокоманд. Запоминает текущую микрокоманду и выполняет роль конвейерного регистра микрокоманд.

ALU(процессорный элемент) – осуществляет выполнение арифметических и логических операций над данными.

Источниками данных для процессорного элемента могут быть :

A/D Bus через регистр данных.

выходная шина АЛУ.

Регистр команд(задание операнда, указанного в команде).

Адресация регистров осуществляется из RG МК или из RG К. Причем из регистра команд адресуются не все регистры файла, что позволяет иметь программно не доступные регистры, для внутренних целей процессора.

RG A/Dout – регистр адреса/выходных данных. Осуществляет управляемую связь ALU с шиной адреса/данных для выставления на нее адреса/данных.

RG Din – регистр входных данных. Осуществляет связь ALU с шиной адреса/данных для получения с нее выставленных данных.

Описание процесса инициализации процессора и запуска первой программы.

При включении питания, либо перезагрузке, необходимо произвести инициализацию всей системы, в том числе и центрального процессора. Это делается для того, чтобы сконфигурировать процессор и систему на правильную работу, произвести тестирования всех устройств и загрузку операционной системы.

В разработанной схеме процессора, процесс инициализация начинается с подачи сигнала низкого уровня на вход RST# секвенсора микрокоманд. Также, во избежании конфликтов, необходимо перевести вывод регистра микрокоманд в Z-состояние. Это реализуется подачей сигнала высокого уровня (RST) на вход OE#. Для выработки таких сигналов, можно использовать схему, представленную на рисунке.

Схема начальной установки

Схема выполнена с применением микросхемы MC34064, фирмы MOTOROLA. Микросхема MC34064 это специализированный для микропроцессорных систем контроллер предустановки, применяемый для выработки асинхронного сигнала RST# и RST. Чтобы избежать расфазировки сигналов (сигнал RST получается инвертированием RST#, что вносит определенную задержку), поставим на пути RST# повторитель.

При подаче сигнала RST# (низкий уровень) на вход RST# секвенсора микрокоманд происходит сброс секвенсора, т.е. на Y-шину безусловно выбирается адрес 0, сбрасывается SP (указатель стека), игнорируются запросы прерываний, запрещается работа компаратору, пассивизируется выход INTA#. Это необходимо для того, чтобы прочитать микрокоманду из МПП, находящуюся по нулевому адресу, содержащую инструкции для всех элементов, входящих в состав микропроцессора. Но в то же время содержимое регистра микрокоманд становится не известным до поступления микрокоманды из МПП. Поэтому в структуру процессора я решил ввести PROM небольшой емкости, содержащей в памяти всего одну микрокоманду. Она должна отключить все регистры процессора от шины, что позволит избежать конфликтов и повреждения оборудования. При поступлении со схемы начальной установки сигналов RST# и RST, регистр микрокоманд переводится в Z-состояние, из PROM по адресу 0 выбирается микрокоманда, которая поступает на шину управления и ко всем узлам ЦП. Как только RST# = ‘1’ PROM отключается от шины, из МПП выбирается микрокоманда по адресу 0, записывается в регистр микрокоманд, который подключается к шине. Под управлением этой микрокоманды, ALU на выходе формирует первый адрес, необходимый для запуска системы.

Выводы.

В процессе разработки ЭВМ заданной конфигурации были закреплены и углублены знания, полученные в прошлом семестре по предмету «Организация ЭВМ». Была разработана укрупненная структурная схема центрального процессора. В результате проектирования приобретены навыки разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях.

Список литературы.

1. Каган Б. М. «Электронные вычислительные машины и системы».

2. Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно – модульной организацией. В 2-х книгах: пер. с англ. – М.: Мир 1984. – 478 с.

3. Лекции по курсу «Организация ЭВМ».

4. Лекции по курсу «Схемотехника».

9