разд.матерТТ / Раз.м.ТТ-14 / Разное / Vodovozov_CAS / А.Водовозов Цифровые элементы систем автоматики

AT29C040A, AT29F040	AT29C010A, AT29F010	AT29C512
512Kx8	128Kx8	64Kx8

Рис. 12.20. Микросхемы флэш-памяти фирмы Atmel

При чтении данных из микросхем на адресные входы A0….An подается код адреса (Address), на входы #CS и #OE – нулевой сигнал, на вход #WE – единичный. Считываемые данные появляются на выводах DIO0….DIO7. Временные диаграммы сигналов при чтении совпадают с сигналами чтения микросхем EPROM (рис. 12.16). Время tACC равно 70-250 нс, время tOE – от 35 до120 нс.

Запись данных в микросхемы производится по-разному, в зависимости от её

типа.

В микросхемах типа AT29 реализован секторный способ записи. В них блок ячеек памяти разделен на секторы равной емкости. Число секторов и емкость сектора ряда микросхем приведены в таблице.12.4.

Таблица 12.4. Микросхемы flash-памяти фирмы Atmel с секторным способом записи

Тип микросхемы	Емкость	К-во секторов	Емкость	Емкость блока
			сектора
AT29C256	32Kx8	512	64x8
AT29C512	64Kx8	512	128x8
AT29C010A	128Kx8	1024	128х8	8Кх8
AT29C020	256Kx8	1024	256х8	8Кх8
AT29C040A	512Кx8	2048	256х8	16Кх8

Блок управления таких микросхем содержит регистровое запоминающее устройство, емкость которых равна емкости сектора.

101

Процедура записи данных в микросхему разделена на два этапа. На первом этапе данные и их адреса вводятся в микросхему и запоминаются в регистровом запоминающем устройстве. В коде адреса старшие разряды задают номер сектора, одинаковый для всех кодов в группе. Младшие разряды кода адреса определяют регистр в регистровом запоминающем устройстве и соответствующую ему ячейку в заданном секторе памяти. Запись кодов в регистровое запоминающее устройство может выполняться в произвольном порядке и не во все регистры.

На втором этапе выполняется цикл записи, в течение которого осуществляется стирание всех ячеек заданного сектора и перепись данных из всех регистров из регистрового запоминающего устройства в соответствующие ячейки выбранного сектора памяти. Переход ко второму этапу осуществляется автоматически, если выполнена запись во все регистры запоминающего устройства или, если после ввода данных в течении интервала времени tBLC = 150 мкс не вводится очередной байт данных. Временные диаграммы сигналов управления на первом и втором этапах записи данных совпадают с временными диаграммами записи в микросхемы EEPROM при страничной записи ( рис. 12.19). Величины tAS и tDH при этом равны 0-10 нс, tAH=50-100 нс, tDS=35-100нс, tWP=70-200 нс.

В микросхемах памяти семейства AT49 реализован побайтный способ записи с предварительным стиранием всех ячеек памяти. Процедура стирания памяти (Chip Erase) запускается после ввода в микросхему последовательности из шести байтов: 0xAA, 0x55, 0x80, 0xAA, 0x55, 0x10 по адресам: 0x5555, 0x2AAA, 0x5555, 0x5555, 0x2AAA, 0x5555. Стирание происходит за 10 с.

После завершения процедуры стирания выполняется побайтная запись. Перед записью каждого байта данных в микросхему вводится последовательность из трех байтов: 0xAA, 0x55, 0x80, 0xA0 по адресам: 0x5555, 0x2AAA, 0x5555. Затем по требуемому адресу вводится байт данных. После ввода байта данных в микросхеме выполняется цикл записи, длительностью 50 мкс.

Кроме программных средств защиты памяти от случайной записи во всех микросхемах flash-memory фирмы Atmel используются аппаратные средства защиты (Hardware Data Protection) от разрушения данных при включении напряжения питания и появления помех в сигналах управления. Они аналогичны, описанным ранее, средствам аппаратной защиты микросхем EEPROM.

Вмикросхемах flash-памяти обычно имеются блоки памяти BB (Boot Block)? которые особым образом защищаются от чтения и записи. В некоторых микросхемах Atmel семейства AT29 таких блоков два BB1 и BB2. Блоки имеют одинаковую емкость, обычно 8Кх8. Адреса для обращения к ячейкам в первом блоке ВВ1 расположены в начальной части адресного пространства. Адреса для обращения к ячейкам во втором блоке ВВ2 расположены в конечной части адресного пространства. Для введения режима защиты необходимо ввести в микросхему последовательность из шести заданных байтов по определенным адресам и после этого ввести седьмой байт 0x00 по адресу 0x0B для защиты блока BB1 или по адресу 0х111…В для защиты блока ВВ2.

Вмикросхемы flash-памяти обычно при изготовлении записывается код идентификации, подтверждающий тип микросхемы (device code) и факт её

изготовления конкретной фирмой (manufacturer code). Специальная 102

последовательность из трех кодов, записанных по определенным адресам, позволяет прочитать эти коды.

Фирма Intel в настоящее время развивает три основных типа микросхем флэшпамяти:

Микросхемы со структурой Bulk Erase (ВЕ), стираемые целиком и программируемые побайтно.

Микросхемы со структурой Boot Block (BB), в которых весь массив ячеек памяти разделен на блоки одинакового размера, стираемые независимо. Один из блоков – привилегированный блок – имеет дополнительные аппаратные средства защиты от стирания и записи.

Микросхемы с симметричной архитектурой SA (Symmetrical Architecture), называемые также микросхемами со структурой Flash File, в которых массив ячеек памяти разделен на несколько независимо стираемых блоков одинакового размера.

В таблице 12.5 приведены сравнительные данные на некоторые микросхемы флэш-памяти, выпускаемые фирмой Intel.

		Таблица 12.5.
	Микросхемы flash-памяти фирмы Intel
Тип микросхемы	Организация
28F256	32Kx8 BE
28F512	64Kx8 BE
28F010	128Kx8 BE
28F020	256Kx8 BE
28F001	128Kx8 BB
28F002	256Kx8 BB
28F004	512Kx8 BB
28F008	1024Kx8 BB
28F200	256Kx8, 128Kx16 BB
28F400	512Kx8, 256Kx16 BB
28F800	1024Kx8, 512Kx16 BB
28F002	256Kx8 SA
28F004	512Kx8 SA
28F008	1024Kx8 SA

Несколько микросхем из таблицы изображено на рис. 12.21.

Время доступа микросхем Bulk Erase лежит в пределах 65…200 нс. Гарантированное число циклов стирания-программирования от 10000 до 100000.

Независимо от структуры обращение к микросхемам разрешается при низком уровне сигнала CE (Chip Enable). Высокий уровень сигнала CE переводит схемы в режим пониженного энергопотребления.

103

28F020	28F001	28F008
256Кх8 ВЕ	128Kx8 BB	1024Kx8 SA
	Рис. 12.21. Микросхемы флэш-памяти фирмы Intel

Вход OE (Output Enable) разрешает работу выходных буферов схемы. При ОЕ=0, СЕ=0 разрешается чтение данных из микросхемы. При OE=1 на выходах схемы устанавливается высокоимпедансное состояние.

Сигнал WE (Write Enable) разрешает запись (при CE=0) и одновременно переводит выходные буферы в высокоимпедансное состояние независимо от сигнала

ОЕ.

У микросхем ВВ дополнительный управляющий сигнал RP=0 (Reset/Power Down) переводит микросхему в режим «глубокого сна» с потреблением тока в доли микроампера. Перевод сигнала RP в единичное состояние переводит микросхему в режим чтения данных. Подача на вход RP напряжения +12В разрешает программирование даже защищенного Boot-блока.

Стирание и программирование микросхем ВЕ и ВВ возможны только при подаче на вход Vpp напряжения 12В. В этом случае во внутренний регистр команд микросхемы по сигналу WE могут быть записаны определенные команды для управления микросхемой.

Команда Read Memory (код команды 00h) переводит микросхему в режим чтения.

Команда Read ID (код 90h) – команда чтения идентификаторов. В последующих циклах чтения по адресу 0 считывается идентификатор производителя

M_Id (Manufacturer Identifier), а по адресу 1 – идентификатор устройства D_Id (Device Identifier). Для микросхем 28F256, 28F512, 28F010, 28F020 они соответственно равны

B9h, B8h, B4h, BDh.

104

Команда Set-up Erase/Erase (код 20h) – подготовка к стиранию и стирание микросхемы. Внутренний цикл стирания начинается по переднему фронту сигнала

WE.

Команда Erase Verify (код A0h) – верификация (проверка) стирания. Выполняется последовательно для всех ячеек микросхемы. Если результат считывания отличается от FFh, то производится повторное стирание (длительностью 10 мс) Если количество повторов стирания превышает 3000, фиксируется ошибка стирания и микросхема признается негодной.

Команда Set-up Program/Program (код 40h) – подготовка к программированию и программирование. Выполняется аналогично стиранию, но на микросхему передаются адрес и данные программируемой ячейки.

Команда Program Verify (код С0h) – верификация программирования. В случае несовпадения результата выполняется повторное программирование (до 25 раз для каждой ячейки). Далее фиксируется отказ микросхемы.

Команда Reset (код FFh) – сброс. Команда прерывает программирование и стирание. После неё необходима подача другой команды.

При включении питания внутренний регистр команд микросхемы обнуляется, что соответствует команде Read Memory. При подаче на вход Vpp низкого напряжения(менее 6,5 В) стирание и программирование невозможны и микросхема ведет себя как обычное РПЗУ типа EPROM.

Вмикросхемах флэш-памяти второго поколения ячейки памяти группируются

вблоки, допускающие независимое стирание. Операция стирания каждого блока может прерываться для считывания данных других блоков. По способу разбиения на блоки различают микросхемы Boot Block и Flash File.

Вмикросхемах Boot Block массив ячеек памяти разделен на несколько блоков разного размера, стираемых независимо. Один из блоков (Boot Block – привилегированный блок) имеет дополнительные аппаратные средства защиты от стирания и записи. Микросхемы имеют однобайтную или переключаемую 8/16 бит разрядность В микросхемах Flash File массив ячеек разделен на несколько равноправных независимо стираемых блоков одинакового размера. Их второе название – микросхемы с симметричной архитектурой (SA – Symmetrical Architecture). Параметры ряда микросхем приведены в табл. 10.5

ЛИТЕРАТУРА

1. Угрюмов Е.П. Цифровая схемотехника.- СПб.: БХВ – Санкт-Петербург, 2000.-

528 с.

2.Аваев Н.А. и др. Основы микроэлектроники: Учебное пособие для вузов/ Н.А.Аваев, Ю.Е.Наумов, В.Т.Фролкин.- М.: Радио и связь, 1991. - 288 с.

3.Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учебное пособие для вузов/ Под ред. И.П.Степаненко.- М.: Радио и связь, 1982.- 416 с.

4.Схемотехника ЭВМ: Учебник для ВУЗов/ Под ред. Г.Н.Соловьева.- М.: Высш.

шк., 1985.- 391 с.

105

5.Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника: Учебник для вузов/ Под ред. В.А.Лабунцова.- М.: Энергоатомиздат, 1988.- 320 с.

6.Шило В.Л. Популярные цифровые микросхемы: Справочник.- М.: Радио и связь, 1989.- 352 с.

7.Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство.- М., Мир, 1982.- 512 с.

8.Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника: Учебник для ВУЗов.- М.: Радио и связь, 1996.- 768 с.

9.Аналоговые и цифровые интегральные микросхемы. Справочное пособие/ С.В.Якубовский, Н.А.Барканов, Л.И.Нисельсон и др.- М.: Радио и связь, 1985.- 432 с.

10. Янсен Й. Курс цифровой электроники: в 4-х т. - М.: Мир, 1987.- 334 с.

11. Микросхемы памяти. ЦАП и АЦП: Справочник/ О.Н.Лебедев, А.-Й.К. Марцинкявичус, Э.-А.К.Багданскис и др.; М.: КубК-а, 1996.- 384 с.

12. Шипулин С.Н., Храпов В.Ю. Основные тенденции развития ПЛИС // Электронные компоненты. — 1996. — № 3-4. — С. 26.

13. Стешенко В. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС.// Chip News

14. Ермаков А.Е., Крюков В.П., Назаров Н.Б., Петров Л.Н. Базовые матричные кристаллы типа ТТЛШ серии К1548. — Электронная промышленность. —

1991. — Вып. 7. — 105 с.

15. Домрачев В.Г., Мальцев П.П., Новаченко И.В., Пономарев С.Н. Базовые матричные кристаллы и матричные БИС. — М.: Энергоиздат. — 1992. — 225 с.

16. Гольдшер А., Юргаев Б.. Цифровой базовый матричный кристалл К 1589ХМ1 17. В. В. Гребнев. Микросхемы энергонезависимой памяти фирмы ATMEL.-

C.Петербург: ЭФО.- 1997.

18. Антонов А. П., Мелехин В. Ф., Филиппов А. С.. Обзор элементной базы фирмы ALTERA.- C.Петербург: ЭФО.- 1999

19. Цифровые интегральные микросхемы: Справочник/ Мальцев П.П., Долидзе Н.С., Критенко М.И. и др.- М.: Радио и связь, 1994.- 240 с.

20.Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. – ДОДЕКА, 2000.- 128 с.

21. Гребнев В.В. Микросхемы энергонезависимой памяти фирмы Atmel.- С.Пб.:

ЭФО, 1997.- 64 с.

106

ОГЛАВЛЕНИЕ
ВВЕДЕНИЕ .................................................................................................................		3
1.	СИСТЕМЫ СЧИСЛЕНИЯ.....................................................................................	4
	Позиционные системы......................................................................................	4
	Обратный и дополнительный код....................................................................	6
	Сложение и вычитание двоичных чисел.........................................................	7
	Умножение и деление двоичных чисел...........................................................	9
2.	АЛГЕБРА ЛОГИКИ..............................................................................................	10
	Основные логические операции ....................................................................	10
	Распространенные логические операции......................................................	13
	Логические функции.......................................................................................	18
3.	ПОЛУПРОВОДНИКОВЫЕ ПРИБОРЫ .............................................................	20
	Полупроводниковые диоды............................................................................	21
	Биполярные транзисторы ...............................................................................	22
	Полевые транзисторы .....................................................................................	25
4.	ЭЛЕМЕНТНАЯ БАЗА ...........................................................................................	28
	Основные параметры логических элементов................................................	28
	Технологии изготовления логических элементов ........................................	31
5.	ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ..............................................................................	38
6.	БУФЕРНЫЕ ЭЛЕМЕНТЫ И ШИННЫЕ ДРАЙВЕРЫ......................................	40
	Схемы с открытым коллектором ...................................................................	40
	Схемы с тремя выходными состояниями......................................................	41
7.	ТРИГГЕРЫ ...........................................................................................................	43
	RS-триггеры.....................................................................................................	43
	D-триггеры.......................................................................................................	46
	JK-триггеры .....................................................................................................	47
	Т-триггеры .......................................................................................................	48
8.	КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ..............................................	50
	Преобразователи кодов...................................................................................	50
	Мультиплексоры и демультиплексоры .........................................................	56
	Компараторы ...................................................................................................	58
	Схемы контроля четности ..............................................................................	59
	Сумматоры.......................................................................................................	60
	Арифметико-логические устройства .............................................................	63
9.	ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ.................................	65
	Регистры ..........................................................................................................	65
	Счетчики..........................................................................................................	69
10. ВЕНТИЛЬНЫЕ МАТРИЦЫ...............................................................................		74
11. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ..........		78
	Микросхемы FPLA..........................................................................................	78
	Микросхемы PAL............................................................................................	81
		107

Микросхемы CPLD .........................................................................................	83
Микросхемы FPGA .........................................................................................	84
12. МИКРОСХЕМЫ ПАМЯТИ ................................................................................	85
Оперативные запоминающие устройства .....................................................	85
Постоянные запоминающие устройства .......................................................	91
ЛИТЕРАТУРА.........................................................................................................	105
ОГЛАВЛЕНИЕ........................................................................................................	107

108

А. ВОДОВОЗОВ

ЦИФРОВЫЕ ЭЛЕМЕНТЫ СИСТЕМ АВТОМАТИКИ

Учебное пособие

109