-
Типовая структура микропроцессора (на примере 8-разрядного МП i8080).
-
Микропроцессор состоит из трех основных блоков (Арифметико-логическое устройство (АЛУ, Блок внутренних регистров (микропроцессорная память)
Устройство управления (УУ) и внутренних шин данных. Внутренние шины данных используются для передачи данных между блоками МП.
3.Арифметико-логическое устройство (АЛУ), функции АЛУ.
АЛУ выполняет одну из главных функций МП – обработку данных. Перечень функций АЛУ зависит от типа МП. Функции АЛУ определяют архитектуру МП в целом.
Основные функции АЛУ:
-
сложение;
-
вычитание;
-
И;
-
ИЛИ;
-
исключающее ИЛИ;
-
инверсия;
-
сдвиг вправо;
-
сдвиг влево;
-
приращение положительное (отрицательное).
Арифметико-логическое устройство (АЛУ).
Основные функции АЛУ:
-
Прием операндов из ОЗУ и регистров (микропроцессорной памяти).
-
Выполнение арифметических и логических операций.
-
Передача результатов в регистры и в ОЗУ.
-
Формирование признаков результатов выполнения операций и их запись в регистр слова состояния процессора.
В состав АЛУ входят сумматоры, которые непосредственно выполняют элементарные операции, регистры для хранения операндов и результатов, сдвиговые регистры, логические схемы И, ИЛИ, НЕ, схемы для преобразования прямого кода числа в дополнительную форму и дополнительные схемы аппаратного умножения и деления для целочисленных операндов.
Упрощенная структурная схема АЛУ показана на рисунке
Состав структурной схемы:
Сумматор – вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова.
Регистры – быстродействующие ячейки памяти различной длины: регистр 1 (Рг1) имеет разрядность двойного слова, а регистр 2 (Рг2) – разрядность слова.
Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.
Основные элементы АЛУ. Основой АЛУ является одноразрядный сумматор, схема которого обеспечивает суммирование цифры одного разряда 2-го числа с учетом бита переноса из соседнего младшего разряда 1-го числа.
Схема одноразрядного полусумматора
Рассмотренный сумматор выполняет операцию сложения в соответствии с нижеследующей таблицей
|
a |
b |
c |
S’ |
P’ |
S |
P |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
|
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
0 |
1 |
1 |
1 |
a – соответствующий разряд 1-го числа;
b – соответствующий разряд 2-го числа;
с – бит переноса из соседнего младшего разряда;
S’ – значение цифры суммы в данном разряде полусумматора;
P’ – цифра переноса в следующий (старший) разряд полусумматора;
S – значение цифры суммы в данном разряде;
P – цифра переноса в следующий (старший) разряд.
Практически все операции в АЛУ сводятся к сложению и дополнительным операциям сдвига и преобразования кода.
4.Устройство управления (уу), функции уу.
Основные функции:
-
Формирование адреса инструкции;
-
Считывание инструкции из ОЗУ (ПЗУ) и её хранение во время выполнения;
-
Дешифрация кода операции;
-
Формирование управляющих сигналов;
-
Считывание из регистра команд и регистров микропроцессорной памяти отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и формирование полных адресов операндов;
-
Выборка операндов (по сформированным адресам) и выполнение заданной операции обработки этих операндов.
-
Запись результатов операции в память;
-
Формирования адреса следующей команды программы.
5. Стек, указатель стека, принцип работы стека.
Стек – это набор регистров МП или ячеек оперативной памяти, откуда данные или адреса выбираются «сверху» по принципу: последним записан – первым считан (Last Input First Output – LIFO).
При записи в стек очередного слова все ранее записанные слова смещаются на один регистр вниз.
При выборе слова из стек оставшиеся слова перемещаются на один регистр вверх.
Принцип работы стека:
Как правило в реальных МП (например x86) данные между ячейками не переносятся, а для хранения адреса последнего по времени поступления элемента стека используется специальный регистр – указатель стека (УС).
Адресация элемента стека с использованием указателя стека:
|
Регистр |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
|
ус |
000 |
001 |
010 |
011 |
100 |
101 |
110 |
111 |
9.Оперативное запоминающее устройство (озу), постоянное запоминающее устройство (пзу). Статические запоминающие устройства. Динамические запоминающие устройства
Операти́вная па́мять (также оперативное запоминающее устройство, ОЗУ) — в информатике — память, часть системы памяти ЭВМ, в которую процессор может обратиться за одну операцию (jump, move и т. п.).
Предназначена для временного хранения данных и команд, необходимых процессору для выполнения им операций.
Оперативная память передает процессору данные непосредственно, либо через кеш-память.
Каждая ячейка оперативной памяти имеет свой индивидуальный адрес.
ОЗУ может изготавливаться как отдельный блок или входить в конструкцию однокристальной ЭВМ или микроконтроллера
Простейшая схема взаимодействия оперативной памяти с ЦП
На сегодня наибольшее распространение имеют два вида ОЗУ:
-
SRAM (Static RAM) DRAM (Dynamic RAM)
Статическое ОЗУ
-
Статическая оперативная память с произвольным доступом (SRAM — Static Random Access Memory) — полупроводниковая оперативная память, в которой каждый двоичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи.
-
Тем не менее, сохранять данные без перезаписи SRAM может только, пока есть питание, т.е. SRAM остается энергозависимым типом памяти.
-
Двоичная SRAM
-
Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрестно (кольцом) включенных инверторов и ключевых транзисторов для обеспечения доступа к ячейке.
-
Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы.
-
Недостатком такого решения является рост статического энергопотребления.
– Типичная ячейка статической двоичной памяти
Линия WL (Word Line) управляет двумя транзисторами доступа. Линии !BL и BL (Bit Line) – битовые линии, используются и для записи данных и для чтения данных.
Запись. При подаче «0» на линию !BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.
Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии !BL и BL, и попадают на схемы чтения.
Для выбора ячеек (WL) используются дешифратор адреса.
Преимущества:
-
Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.
-
Простая схемотехника — SRAM не требуются сложные контроллеры.
-
Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.
Недостатки:
-
Невысокая плотность записи (шесть элементов на бит, вместо двух у DRAM).
-
Высокое энергопотребление.
Вследствие чего — дороговизна килобайта памяти.
Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора.
Энергия потребляется только в момент изменения информации в ячейке SRAM.
Применение
-
SRAM применяется в микроконтроллерах и ПЛИС, в которых объем ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счет отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.
-
В устройствах с большим объемом ОЗУ рабочая память выполняется как DRAM.
SRAM’ом же делают регистры и кэш-память
Динамические ОЗУ
Динамическая память — Dynamic RAM — получила свое название от принципа действия ее запоминающих ячеек, которые выполнены в виде конденсаторов, образованных элементами полупроводниковых микросхем.
При отсутствии обращения к ячейке со временем за счет токов утечки конденсатор разряжается и информация теряется, поэтому такая память требует периодической подзарядки конденсаторов (обращения к каждой ячейке) — память может работать только в динамическом режиме.
Этим она принципиально отличается от статической памяти, реализуемой на триггерных ячейках и хранящей информацию без обращений к ней сколь угодно долго (при включенном питании).
– Запоминающая ячейка динамического ОЗУ
Запоминающие ячейки микросхем DRAM организованы в виде двумерной матрицы.
Адреса строки и столбца передаются по мультиплексированной шине адреса MA (Multiplexed Address) и стробируются по спаду импульсов RAS# (Row Access Strobe) – строка и CAS# (Column Access Strobe) – столбец.
Совокупность ячеек DRAM образуют условный «прямоугольник», состоящий из определённого количества строк и столбцов.
Один такой «прямоугольник» называется страницей, а совокупность страниц называется банком.
Весь набор ячеек условно делится на несколько областей.
Типовая структура микросхемы динамической ОЗУ