МУ проектЭВМ с приложениями_new ver
.pdfПриложение 3. Пример развернутого технического задания на проектирование
Разработать универсальный процессор, удовлетворяющий следующим требованиям.
Процессор должен иметь следующие характеристики:
номинальное быстродействие в 2,1 млн. операций/сек;
виды операций: арифметические, логические, пересылки, управления;
способы адресации: прямая, относительная, индексная и другие (не менее семи);
разрядность данных с фиксированной запятой составляет восемь, 16 или 32 бита;
подпрограмма элементарной функции
y |
н |
|
x
arccos( x)
.
Память должна иметь следующие характеристики:
объем, Мбайт (256);
ширина выборки, бит (32);
время обращения, мкс (0,5).
Сопроцессор (функциональный расширитель) должен обрабатывать числа с плавающей запятой разрядностью 64 бита.
Аппаратура прерывания должна иметь следующие характеристики:
число маскируемых запросов на прерывания равно 32;
число немаскируемых запросов на прерывания равно одному;
глубина вложенности прерываний не превышает восьми. Дополнительные требования:
процентный состав операций уточняется преподавателем после разработки архитектуры процессора;
устройства, для которых необходимо разработать функциональные электрические схемы, задаются преподавателем после разработки структурной схемы процессора;
процессор должен поддерживать мультипрограммный режим работы и
обеспечивать заданное быстродействие при минимальных аппаратурных затратах.
Перечень подлежащих разработке вопросов:
архитектура процессора;
структурная схема и микропрограмма командного цикла процессора;
структурные схемы и алгоритмы работы основных устройств: устройства управления, КЭШ-памяти, очереди команд, аппаратуры прерывания и других (состав устройств уточняется преподавателем);
функциональная электрическая схема устройства (тип устройства уточняется преподавателем);
подпрограмма заданной элементарной функции;
расчет быстродействия, оценка аппаратурных затрат.
Перечень графического материала:
форматы команд и данных;
структурная схема процессора;
граф-схема микропрограммы командного цикла;
функциональная электрическая схема устройства. Вероятности появления команд следующие:
арифметические простые с фиксированной запятой – 0,25;
арифметические сложные с фиксированной запятой – 0,10;
Арифметические с плавающей запятой – 0,05;
логические – 0,25;
команды пересылки – 0,20;
команды управления – 0,14;
прочие команды – 0,01
Приложение 4. Пример оформления реферата
УДК681.3
Реферат
Белопольский О.О., Игумнов И.В. Проектирование универсального процессора. Курсовой проект; ВятГУ, каф. ЭВМ; рук. д.т.н. профессор Матвеев В.Д. - Киров, 2011. Гр.ч. 2 л. Ф. А1, 3л. Ф. А2, ПЗ 68 с., рис. 20, табл. 15, прил. 6.
ПРОЦЕССОР, ОПЕРАЦИОННОЕ УСТРОЙСТВО, УСТРОЙСТВО УПРАВЛЕНИЯ, АППАРАТУРА ПРЕРЫВАНИЙ, КОНВЕЙЕР.
Объект разработки – универсальный процессор.
Цель работы – разработка универсального процессора с заданным быстродействием. Процессор должен удовлетворять следующему техническому заданию:
быстродействие – 2,1 млн. оп/сек;
объём ОЗУ – 256 Мбайт;
ширина выборки из памяти – 32 бита;
количество прерываний – 32 (вложенных 8), немаскируемых – 1;
форматы данных с ФЗ – 8/16/32 разряда;
форматы данных с ПЗ – 64 разряда;
виды адресации – не менее 7;
время доступа к ОЗУ 500 нс.
Разработана структурная схема и технические задания на операционное устройство, устройства управления, оперативное запоминающее устройство, постоянное запоминающее устройство и арифметическое устройство для операций над числами с плавающей запятой. Произведен расчёт быстродействия процессора.
Приложение 5. Пример оформления ведомости документов
№ |
Ф. |
Обозначение |
Наименование |
|
|
|
к.л |
№ |
|
Прим |
|||||
1 |
|
|
|
|
|
|
|
|
|
|
|
|
экз |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2 |
|
|
|
|
|
Документация |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
3 |
|
|
|
|
|
Вновь разработанная |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
5 |
А4 |
ТПЖА.230101.000 ПЗ |
Пояснительная записка |
|
|
|
|
|
1 |
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
6 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
7 |
|
|
|
|
|
Графическая часть |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8 |
|
|
|
|
|
Вновь разработанная |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
9 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
10 |
А1 |
ТПЖА.230101.000 Э1 |
Схема процессора |
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
11 |
|
|
|
|
|
структурная |
|
|
|
1 |
1 |
|
Плакат |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
12 |
А2 |
ТПЖА.230101.000 Э2 |
Схема ОК |
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
13 |
|
|
|
|
|
функциональная электрическая |
|
1 |
1 |
|
Плакат |
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
14 |
А2 |
ТПЖА.230101.000 ДПЛ |
Формат |
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
15 |
|
|
|
|
|
команд и данных |
|
|
|
1 |
1 |
|
Плакат |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
16 |
А2 |
ТПЖА.230101.000-02 ДПЛ |
Граф-схема |
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
17 |
|
|
|
|
|
командного цикла |
|
|
|
2 |
1 |
|
Плакат |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
18 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
19 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
20 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
21 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
ТПЖА.230101.000 ДКП |
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|||||
Из |
Лис |
№ докум |
Подп |
Дата |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Разраб |
Игумнов |
|
|
|
|
|
Лит |
|
Лист |
|
Листов |
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Проектирование процессора |
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
||||
Провер. |
Матвеев |
|
|
|
ЭВМ |
|
ВятГУ каф. ЭВМ |
||||||||
|
|
|
|
|
|
|
|
гр. ВМ - 41 |
|
||||||
Н.контр |
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Утв. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Приложение 6. Пример оформления блок-схемы программы работы командного цикла
Библиографический список
1.Организация ЭВМ и систем : учеб. для вузов / Б. Я. Цилькер, С. А. Орлов. - СПб. : Питер, 2006. - 667 с.. - (Учебник для вузов).
2.Архитектура компьютера / Э. Таненбаум. - М. : Питер, 2009. - 843 с. + 1 эл.
опт. диск (CD-ROM). - (Классика computer science).
3.Assembler : спец. справ. / В. И. Юров. - 2-е изд.. - СПб. : Питер, 2005. - 412 с.
4.Микропроцессоры INTEL 8086/8088, 80186/80188, 80286, 80386, 80486, PENTIUM, PENTIUM PRO PROCESSOR, PENTIUM II, PENTIUM III, PENTIUM 4. Архитектура, программирование и интерфейсы / Б. Брэй. - 6-е изд.. - СПб. : БХВ-Петербург, 2005. - 1328 с.
5.Высшая математика [Текст] : учебник / Я. С. Бугров, С. М. Никольский. - 7-е изд. стер.. - М. : Дрофа. Ч. 3 : Дифференциальные уравнения. Кратные интегралы. Ряды. Функции комплексного переменного. - 2005. - 512 с. : ил.. - (Высшее образование: Современный учебник)
6.Микропроцессоры и микропроцессорные комплекты интегральных микросхем [Текст] : справочник: справ.: в 2 т. / под ред. В. А. Шахнова. - М. : Радио и связь.
7.Организация памяти ЭВМ [Текст] : учеб. пособие / А. М. Бакшаев ; ВятГУ, ФАВТ, каф. ЭВМ. - Киров : [б. и.], 2005. - 140 с.
8.Организация ЭВМ: Лабораторный практикум на компьютерах : учеб. пособие для студентов, обучающихся по специальности 230101 (220100) / Д. А. Страбыкин ; ВятГУ, ФАВТ, каф. ЭВМ. - 2-е изд., доп.. - Киров : [б. и.],
2005. - 138 с.
9.Бройдо, Владимир Львович. Вычислительные системы, сети и телекоммуникации : учеб. / В. Л. Бройдо. - 2-е изд.. - СПб. : Питер, 2005. -
704 с. : ил.. - (Учебник для вузов). - Библиогр.: с. 696-702 10.Мелехин, Виктор Федорович. Вычислительные машины, системы и сети :
учебник / В. Ф. Мелехин, Е. Г. Павловский. - М. : Академия, 2006. - 560 с.. - (Высшее профессиональное образование. Автоматизация и управление). - Библиогр.: с. 549-551
11.Столлингс, Вильям. Структурная организация и архитектура компьютерных систем. Проектирование и производительность / В. Столлингс. - 5-е изд.. - М. ; СПб. ; Киев : Вильямс, 2002. - 896 с. : ил.. - Библиогр.: с. 871