Лекция 1.4. Структуры операционных устройств. Регистровое арифметико-логическое устройство

Вобщем случае операционные устройства процессора — это не только регистровые арифметико-логические устройства, выполняющие логические и целочисленные арифметические операции, но и блоки, реализующие операции над десятичными числами или числами с плавающей точкой и т. д. Специализация и расширение аппаратуры ОУ происходят по мере расширения технологических возможностей, поскольку это обеспечивает повышение быстродействия.

Вминимальной конфигурации ОУ может содержать аппаратуру только для выполнения основных логических операций, сдвигов, арифметических операций сложения и вычитания над числами с фиксированной точкой. На основе этого набора можно программным способом реализовать остальные логические и арифметические операции над числами, представленными как в форме с фиксированной точкой, так и в других формах.

Выполнение команды в ОУ можно представить в виде следующей последовательности действий:

∙размещение операндов и на входах ОУ;

∙выполнение операции в ОУ;

∙запись результата операции в элемент памяти.

Каждое действие в данной последовательности невозможно разделить на более простые подоперации. Такие элементарные преобразования, не разложимые на более простые и выполняющиеся в течение одного такта сигнала синхронизации, называют микрооперациями.

Основываясь на приведенной последовательности действий, составим обобщенную структуру ОУ (рис. 1.4.1), в которую входят:

∙регистры, обеспечивающие кратковременное хранение слов данных;

∙управляемые шины, предназначенные для передачи слов дан-

ных;

∙КС, реализующая вычисление различных функций от операндов в зависимости от управляющих сигналов.

34

r/w3

Регистр

clk

Регистр 3

состояния

CОУ

КС

r/w1

r/w2

Регистр 1

Регистр 2

Операнд A

Операнд B

Рис. 1.4.1. Обобщенная структура операционного устройства

Для того чтобы структура, представленная на рис. 1.4.1, была работоспособна, необходимо дополнительно решить две задачи: синхронизации и управления. Задача синхронизации состоит в том, чтобы сформировать тактовые импульсы clk таким образом, чтобы в регистрах фиксировалась достоверная информация. Задача управления в минимальном объеме заключается в том, чтобы обеспечить формирование управляющих сигналов, задающих тип операции, выполняемой ОУ ( ОУ), и определяющих режимы работы регистров ( / 1, / 2,

/ 3).

Для того чтобы использовать данную структуру при построении вычислительных систем, необходимо сформировать набор микроопераций, каждая из которых содержит информацию о типе операции, источниках операндов, приемнике результата, способе определения следующей микрокоманды.

Различают ОУ с жесткой и магистральной структурами. Рассмотрим особенности каждой из них.

Операционные устройства с жесткой структурой

ОУ с жесткой структурой содержит несколько комбинационных схем, реализующих определенные микрооперации, с каждой комбинационной схемой связан набор регистров.

На рис. 1.4.2 приведен пример ОУ с жесткой структурой, обеспечивающего выполнение операции арифметического сложения. В со-

35

r/w3	Регистр 3

CОУ	КС сумматора

C1					r/w2
		КС 1							Регистр 2
r/w1
						C2
		Регистр 1							КС 2

Операнд A

Рис. 1.4.2. Пример ОУ с жесткой структурой

став ОУ входят три регистра и три комбинационные схемы (КС 1, КС 2 и КС сумматора).

КС 1 обеспечивает передачу первого слагаемого из регистра 1 на один из входов сумматора в прямом или инверсном коде со сдвигом на разряд влево или вправо в зависимости от совокупности управляющих сигналов 1.

КС 2 реализует передачу результата из регистра 3 в регистр 2 в прямом или инверсном коде со сдвигом на разряд влево или вправо в зависимости от совокупности управляющих сигналов 2.

Достоинством ОУ с жесткой структурой является высокое быстродействие, недостатком — низкая регулярность, что затрудняет реализацию таких ОУ в виде БИС.

Операционные устройства с магистральной структурой; регистровое АЛУ

В ОУ с магистральной структурой (рис. 1.4.3) внутренние регистры объединены в отдельный блок РОН, а комбинационные схемы — в операционный блок (ОБ), как правило, называемый арифметикологическим устройством.

36

	Cдм
						DMS
						...
						Блок РОН
						Регистр 1
	r/w
						Регистр 2
						...
						Регистр N
						...

Память

C*

r/w3

Регистр 3

C

CОБ

Комбинационная схема ОБ

r/w1

A

r/w2

B

Регистр 1

Регистр 2

A1

A2

MS 1

MS 2

...

...

Рис. 1.4.3. Пример ОУ с магистральной структурой

В состав блока РОН входят регистров общего назначения, подключаемых к магистралям через мультиплексоры MS 1 и MS 2, каждый из которых является управляемым коммутатором, соединяющим выход одного регистра с соответствующей магистралью. Номер подключаемого регистра определяется адресом 1 и 2 соответственно. Результат операции, выполненной комбинационной схемой ОБ, заносится в один из регистров блока РОН через управляемый демультиплексор DMS.

Организация блока РОН может обеспечивать одноканальный или двухканальный доступ как по записи, так и по чтению. В первом случае ко входу блока подключается один демультиплексор, а к выходу — один мультиплексор; во втором случае — соответственно два демультиплексора и (или) два мультиплексора. Двухканальный доступ позволяет повысить быстродействие за счет параллельных обращений к парам регистров.

С учетом необязательных элементов, отмеченных на рис. 1.4.3 пунктиром, можно выделить четыре варианта структуры, применяемых на практике:

37

1)регистры входят в состав блока РОН;

2)регистры расположены на входах ОУ;

3)регистры расположены на входах и выходе ОБ, память и демультиплексор соединены с выходом регистра 3;

4)регистры расположены на входах и выходе ОБ, память соединена с выходом регистра 3, вход демультиплексора соединен с выходом комбинационной схемы ОБ.

Сравним эти варианты структуры с точки зрения аппаратных затрат и быстродействия.

Интеграция всех регистров в блоке РОН (структура 1) требует наименьших аппаратных затрат, что снижает быстродействие: вопервых, нельзя изменять содержимое регистров, подключенных ко входам ОБ, до завершения текущей микрооперации; во-вторых, при записи результата в память значения на входе ОБ должны быть достоверными в течении всего цикла записи.

Введение регистров на входах ОБ (структура 2) решает первую проблему. Однако теперь для выполнения полного цикла, состоящего из чтения операндов, выполнения операции и записи результата в блок РОН, требуется два такта вместо одного (рис. 1.4.4, а, б).

Проблема, связанная с организацией обмена с внешней памятью, решается введением в структуру ОБ регистра 3 (структуры 3 и 4).

Вэтом случае для выполнения полного цикла с сохранением операции в блоке РОН требуется три такта.

Поясним особенности рассмотренных структур с помощью временных диаграмм.

На первом такте устанавливаются все управляющие сигналы. Через время, определяемое динамическими характеристиками мультиплексоров, на выходах мультиплексоров появляются актуальные значения операндов. Через время, определяемое динамическими характеристиками комбинационной схемы ОБ, на выходе ОБ структуры 1 появляется результат операции. На втором такте этот результат фиксируется в РОН и меняется состояние управляющих сигналов. Прежде всего это относится к сигналам, управляющим режимами элементов памяти. Структуры, содержащие регистры 1, 2, на втором такте фиксируют значения операндов в этих регистрах. Далее выполняется операция в ОБ. Структура второго типа фиксирует результат операции в РОН на третьем такте, а третьего и четвертого типов — на четвертом такте.

38

clk	1		2		3		4		5

а	Упр. сиг.
	MS 1, 2
	С
	РОН

б Упр. сиг. MS 1, 2 Рег. 1, 2

С

РОН

в	Упр. сиг.
	MS 1, 2
	Рег. 1, 2
	С
	С*
	РОН

гУпр. сиг.

MS 1, 2 Рег. 1, 2

С

С*

РОН

Рис. 1.4.4. Временные диаграммы, поясняющие работу четырех вариантов структуры операционных устройств:

а, б, в, г, соответственно

39

Итак, проведенное сравнение вариантов структуры ОУ позволяет сделать следующие выводы:

1)структура 1 обеспечивает возможность реализации большого количества последовательных вычислений с малым количеством обращений к памяти;

2)структура 2 позволяет совмещать во времени операции чтения данных из внешней памяти в блок РОН с выполнением операций в АЛУ;

3)структура 3 позволяет совмещать во времени операции загрузки операндов из блока РОН в регистры 1, 2 с операцией записи результата в память;

4)структура 4 является универсальной и сочетает достоинства трех рассмотренных ранее структур. Платой за универсальность являются наибольшие аппаратные затраты. Данная структура обеспечивает параллельную работу как с внешней памятью, так и с блоком РОН.

Варианты организации операционного блока

Комбинационная схема ОБ может выполнять операции как последовательно, так и параллельно.

ВОБ с параллельной организацией все разряды операндов обрабатываются одновременно, как это было показано на примере АЛУ в предыдущих лекциях.

ВОБ с последовательной организацией (рис. 1.4.5) операции выполняются побитово, разряд за разрядом. Бит переноса, возникающий при обработке -х разрядов операндов, подается на вход ОБ и учитывается при обработке +1-х разрядов. На каждой итерации осуществляется сдвиг операндов и результата в регистрах на один разряд.

an–1 ... a0

	Комбинационная			cn–1	... c0
	схема ОБ

bn–1 ... b0

Рис. 1.4.5. ОБ с последовательной организацией

40

ОУ на основе АЛУ — регистровое арифметико-логическое устройство

На рис. 1.4.6 представлен пример структуры ОУ на основе рассмотренной ранее комбинационной схемы АЛУ. Подобная структура ОУ применяется в составе МПК КР580.

ДВУ

АВУ

AC

Регистр

Блок РОН

АЛУ

признаков

Рис. 1.4.6. Пример структуры РАЛУ

Данное ОУ построено на одной двунаправленной магистрали ДВУ. Источником операндов для АЛУ является внешнее устройство либо блок РОН. Результаты вычислений по той же магистрали могут передаваться либо во внешние устройства, либо в РОН. Результат каждого выполненного действия записывается в специальный регистр — аккумулятор AC. В регистре признаков формируется двоичный код, характеризующий признаки результата выполненной операции. Информация блока РОН поступает на однонаправленную адресную магистраль АВУ для передачи кода адреса внешнего устройства.

Особенность ОУ с одной магистралью данных — необходимость последовательного выполнения текущей микрокоманды. Каждая команда выполняется в течение определенного количества тактов в зависимости от ее сложности. Последовательное управление блоками ОУ осуществляется устройством управления.

Контрольные вопросы

1.Поясните механизм выполнения операций в операционных устройствах.

2.Какие вам известны варианты структуры ОБ?

3.В чем заключаются задачи управления и синхронизации?

41

4. Охарактеризуйте ОУ с жесткой структурой, приведите при-

мер.

5. Охарактеризуйте ОУ с магистральной структурой, приведите пример.

Литература

1.Микропроцессоры. В 3-х кн. Кн. 1. Архитектура и проектирование микроЭВМ: учебник для втузов / Под ред. Л.Н. Преснухина. — М.: Высшая школа, 1986. — 495 с.

2.Угрюмов Е.П. Цифровая схемотехника: учеб. пособие для вузов. — 2-е изд., перераб. и доп. — СПб.: БХВ-Петербург, 2005. — 800 с.

42