- •1.1 Основні визначення
- •1.2 Принципи побудови та функціонування обчислювальних систем
- •1.2.1 Архітектура обчислювальних систем
- •1.3 Принципи побудови та функціонування мпс
- •1.4 Функціонування обчислювального пристрою
- •2.1 Подання даних в обчислювальних системах
- •2.2 Подання даних у кодах
- •2.3 Порозрядні операції над даними
- •3 Цифрові автомати
- •4 Типові пристрої обчислювальних систем (Для самостійного вивчення)
- •4.1 Суматори
- •4.2 Цифрові компаратори
- •4.3 Арифметично-логічний пристрій
- •4.4 Програмовані логічні інтегральні схеми (пліс)
- •5 Принципи побудови запам’ятовувальних пристроїв мпс з заданою організацією
- •5.1 Запам’ятовувальні пристрої мпс та їх класифікація
- •5.2 Постійні запам’ятовувальні пристрої – флеш-пам’ять
- •5.3 Оперативні запам’ятовувальні пристрої
- •5.4 Побудова блока запам’ятовувального пристрою мпс
- •6 Інтерфейс
- •6.1 Організація інтерфейсів
- •6.2 Асинхронний послідовний адаптер rs-232-c
- •7 Мікропроцесори
- •7.1 Архітектура мікропроцесорів
- •7.2.1 Історична довідка про розвиток мікропроцесорів фірми Intel (Для самостійного вивчення)
- •Програмна модель мп к580вм80а
- •7.2.2 Організація 16-розрядних мікропроцесорів
- •7.2.3 Програмна модель мп і8086
- •7.2.4 Режим переривань мп і8086
- •7.2.5 Організація 32-розрядних мікропроцесорів (Для самостійного вивчення)
- •7.3 Архітектура сучасних мікропроцесорів
- •7.3.1 Тенденції розвитку архітектури сучасних мікропроцесорів
- •7.3.2 Мікропроцесори Pentium
- •7.3.3 Процесори фірми amd
- •7.3.4 Продуктивність мікропроцесорів та її оцінювання
- •8 Використання сучасних мікропроцесорів
- •Список рекомендованої літератури до Частини і 1-го модуля
- •9 Програмування мікропроцесорів фірми intel
- •9.1 Сегментування пам’яті мікропроцесорами
- •9.2 Способи адресування операндів мп фірми Intel
- •9.3 Мова програмування Асемблер-86
- •9.3.1 Формат команди
- •9.3.2 Команди пересилань
- •9.3.3 Команди перетворення даних мови Асемблер-86
- •Команди логічних операцій
- •9.3.4 Команди умовних та безумовних переходів
- •9.3.5 Команди організації циклів
- •9.4 Створення програм на мові Асемблер-86
- •9.4.1 Лінійні програми
- •9.4.2 Розгалужені програми
- •9.4.3 Циклічні програми
- •10 Програмна реалізація вузлів телекомунікаційного обладнання мовою асемблер-86
- •10.1 Способи реалізації алгоритмів
- •10.2 Розробка апаратно-програмних комплексів
- •10.3 Приклади реалізації простих вузлів телекомунікацій
- •10.3.1 Ініціалізація послідовного асинхронного адаптера rs-232-c
- •10.3.2 Фрагмент програми передавання даних через асинхронний адаптер rs-232-c
- •10.3.3 Фрагмент програми приймання даних через асинхронний адаптер rs-232-c
- •10.3.4 Приклад програми ініціалізації rs-232-c та введення-виведення даних, написаної у програмному середовищі turbo assembler (tasm)
- •10.3.5 Програмна реалізація генератора імпульсних послідовностей
- •10.3.6 Програмне вимірювання періоду імпульсної послідовності det
- •10.3.7 Програмна реалізація мультиплексора
- •Список рекомендованої літератури до Частини іі 1-го модуля
- •11 Мікропроцесорні системи на універсальних мп фірми motorola
- •11.2 Побудова мпс на 16-розрядних мікропроцесорах фірми Motorola
- •11.2.1 Підсистема центрального процесорного елемента mc68000
- •11.2.2 Розподіл адресного простору мпс
- •11.2.3 Організація підсистеми пам’яті
- •11.2.4 Організація підсистеми введення-виведення
- •11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
- •11.4.1 Підсистема центрального процесорного елемента
- •11.4.2 Розподіл адресного простору мпс
- •11.4.3 Організація підсистеми пам’яті мпс
- •12 Програмування універсальних мп
- •Непряме регістрове адресування з постіндексуванням
- •Непряме регістрове адресування з преіндексуванням
- •Непряме відносне адресування з індексуванням
- •12.2 Система команд мп мс680х0 (Для самостійного вивчення)
- •12.2.1 Команди пересилань
- •12.2.2 Команди арифметичних операцій
- •12.2.3 Команди логічних операцій
- •12.2.4 Команди зсувів
- •12.2.5 Команди безумовних переходів
- •12.2.6 Команди умовних переходів
- •12.2.7 Команди організації програмних циклів
- •12.2.8 Команди звернення до підпрограм
- •12.3 Побудова програм з різною структурою мовою Асемблер
- •12.3.1 Лінійні програми
- •12.3.2 Розгалужені та циклічні програми. Підпрограми
- •Even: move sr,d5 ; Завантаження регістра стану до d5
- •12.4 Створення програмного забезпечення мпс на мп фірми Motorola
- •Список рекомендованої літератури до Частини і 2-го модуля
- •13.1 Типові мікроконтролери фірми Motorola
- •Сімейство 68нс16/916
- •13.2 Система команд мікроконтролерів фірми Motorola
- •13.3 Налаштовування вбудованих засобів мікроконтролерів
- •14 Risc-процесори фірми motorola
- •14.1 Risc-процесори PowerPc
- •14.2 Risc-процесори ColdFire
- •14.3 Система команд risc-мікропроцесорів сімейства PowerPc
- •15 Архітектура та принципи побудови процесорів цифрового оброблення сигналів
- •15.1 Основні напрямки цифрового оброблення сигналів (цос)
- •15.2 Узагальнена архітектура процесорів сімейства dsp563xx
- •15.3 Організація циклічного буфера в dsp
- •15.4 Програмна реалізація цифрового фільтра сіх
- •16Мпс на мікроконтролерах, мікропроцесорах та dsp
- •Список рекомендованої літератури до Частини іі 2-го модуля
- •Предметний покажчик
11.4 Побудова мпс на 32-розрядних мікропроцесорах фірми Motorola
11.4.1 Підсистема центрального процесорного елемента
Вхідний контроль:
Яку розрядність мають ШД та ША МП МС68000?
Які системні сигнали BIC МП МС68000 Вам відомі?
Чи є згадані в п. 2 сигнали односпрямовані або двоспрямовані й чому?
За яким алгоритмом працює пріоритетний шифратор?
На якій частоті працює МП МС68000?
Який сигнал треба подати на вхід AVEC# BIC МПМС68000?
За основу МПС було взято контролер – модуль розвитку фірми Flight Electroniks – FLIGHT-68EC020 EVM.
У якості центрального процесора в МПС використовується МП МС68ЕС020, який має 32-розрядну шину даних та 24-розрядну шину адреси, що є достатнім для більшості застосувань МПС у складі пристроїв телекомунікацій. В іншому параметриМС68ЕС020 збігаються з параметрамиМС68020, збігаються також програмні моделі супервізора і користувача. Однаковими, за незначними винятками, є і системи команд. Зовнішні виводи МПМС68ЕС020 подано на рис. 11.21.
Рисунок 11.21 – Зовнішні виводи МП МС68ЕС020
На виводи МП А23...А0,D31...D0 надходять 24-розрядні адреси та 32-розрядні дані. Сигнали на виходахFC2...FC0 зазначають тип виконуваного циклу відповідно до табл. 11.14.
За FC2 =FC1 =FC0 = 1 може працювати підключений співпроцесор.
Таблиця 11.14 – Типи виконуваних циклів
FC2 |
FC1 |
FC0 |
Тип виконуваного циклу |
0 |
0 |
0 |
резервовано для подальшого розвитку |
0 |
0 |
1 |
вибирання даних користувача |
0 |
1 |
0 |
вибирання команд користувача |
0 |
1 |
1 |
резервовано |
1 |
0 |
0 |
резервовано |
1 |
0 |
1 |
вибирання даних супервізора |
1 |
1 |
0 |
вибирання команд супервізора |
1 |
1 |
1 |
цикл центрального процесора |
Особливістю 32-розрядних мікропроцесорів є динамічне визначення використовуваної розрядності шини даних, яка може буди 8-, 16-, 32-розрядною. Значення вихідних сигналів SIZ1,0 вказують на розрядність даних, які передаються у циклі (табл. 11.15).
Таблиця 11.15 – Вихідні сигнали SIZ1,0, які визначають розрядність
передаваного операнда
SIZ1 |
SIZ0 |
Розрядність операнда |
0 |
0 |
4 байти |
0 |
1 |
1 байт |
1 |
0 |
2 байти |
1 |
1 |
3 байти |
Передавання трьох байтів (SIZ1,0 = 11) здійснюється при виборі довгого слова за непарною адресою, за два послідовних цикли при 32-разрядній шині даних.
Для керування обміном використовуються такі сигнали:
AS# – адресний стробімпульс, набирає активного значення при надходженні адреси на шинуА23...А0 і зберігає це значення до завершення циклу обміну;
R/– сигнал, який визначає напрямок передавання даних шиноюD31…D0, введення (читання) відбувається за високого рівня сигналуR/= 1, а виведення (запис) – заR/= 0;
DSACK1,0 – вхідні сигнали підтвердження готовності зовнішніх пристроїв до обміну, які вказують на розрядність шини даних згідно з табл. 11.16; вийти з циклу очікування можна за надходження сигналуBERR# = 0 від зовнішньої схеми або при зміні сигналівDSACK1# =DSACK0 = 1 на інше сполучення. СигналиDSACK1# таDSACK0# вказують на кількість байтів, які залишилось передати у даному циклі, наприклад, при передаванні довгого слова через 8-розрядний пристрій виведення;
Таблиця 11.16 – Вхідні сигнали DSACK1,0, які вказують на розрядність
шини даних
DSACK1# |
DSACK0# |
Розрядність шини даних |
0 |
0 |
4 байти |
0 |
1 |
2 байти |
1 |
0 |
1 байт |
1 |
1 |
Цикл очікування |
DS# – стробімпульс даних, який у циклі читання дорівнює 0 водночас зі стробом адреси; у циклі запису набирає значенняDS# = 0 через один такт після адресного стробімпульсу; він сигналізує, що МП видав дані на шину даних;
ECS# – вихідний сигнал початку циклу обміну, який набирає значенняECS≠ 0 упродовж першого такту кожного нового циклу;
OCS# – вихідний сигнал початку циклу обміну даними, який має значенняOCS# = 0 упродовж першого такту початкового циклу передавання даних;
RMC# – вихідний сигнал циклу “читання-модифікація-запис”, який зреалізовується при виконуванні командиTAS, значенняRMC#= 0 встановлюється на початку першого циклу цієї команди і зберігається в перебігу її виконування.
Сигнали переривань IPL2,IPL1,IPL0, системні сигнали початкового встановленняRESET#, зупинуHALT#, помилки звернення до шиниBERR#, а також сигнали керування захопленням шиниBR#,BG# виконують ті ж самі функції, що й у мікропроцесоріМС68000.
Сигнал заборони роботи кеша CDIS# 0 зазвичай використовується у режимі налагодження МПС.
Сигнал AVEC#, який дорівнює логічному нулю, дозволяє автовекторні переривання.
На вхід CLKподаються зовнішні синхросигнали з частотою 16 МГц. Напруга живлення процесора становить 5 В, споживана потужність не перевищує 2 Вт.
МПМС68ЕС020 підтримує оброблення до семи запитів на переривання від пристроїв введення-виведення, які повинні подати відповідні сигналиIRQ7#...IRQ1# (INT7#...INT1#) на входи схеми пріоритетного шифратораPCD(рис. 11.22). Для кожного запиту встановлено пріоритет обслуговування: найвищийLі= 7 – для запиту на входіIRQ7, найнижчийLi= 1 – для запиту на входіIRQ1. Запит переривання ініціюється при надходженні логічного нуля на відповідний вхідIRQі#; на виходахРCDформується трирозрядний кодIPL2#,IPL1#,IPL0#, який відповідає номерові запиту, який має максимальний пріоритет. ВхідIRQ0 завжди підмикається до низького потенціалу і, за відсутності запитів на входахРCD,формує кодIPL0#,ІРL1#,IPL2# = 111, поданий у інверсній формі, який не спричинює переривань.
Рисунок 11.22 – Схема формування кодів пріоритетів запитів переривань
Контрольні питання:
З якою метою МП М68ЕС020 формує сигнали керування обміномECS# таOCS#?
Що визначають вихідні сигнали SIZ1 таSIZ0?
Що визначають вхідні сигнали DSACK1# таDSACK0#?
Чому не можна переривати цикл “читання–модифікація–запис”?
На який вхід пріоритетного шифратора PCDтреба підімкнути пристрій введення-виведення, щоби надати йому 3-й пріоритет у інверсному коді?
Який код має виставити МП на виходах FC2,FC1,FC0 у режимі циклу центрального процесора (циклу підтвердження переривань)?
З якою метою подається рівень логічного нуля на вхід пріоритетного шифратора?
Контрольні питання підвищеної складності:
На входи пріоритетного шифратора надходять одночасно запити на переривання INT1#,INT5#,INT6#. Який код –IPL0#,IPL1#,IPL2# – буде сформовано на виходах пріоритетного шифратора?
Маска переривань має значення І2 = 1, І1 = 0, І0 = 0. Зазначте номери пріоритетів обслуговуваних запитів на переривання.