[irt.od.ua]КонспектАПСПК / КонспектАПСПК

Лекция 3. Применение постоянных запоминающих устройств

Основными областями применения ПЗУ являются:

1.Хранение программ и данных.

2.Функциональное преобразование.

а) выполнение математических и логических функций одной переменной y = f ( x );

б) участие в выполнении функций над двумя и более входными переменными y = f (x1, x2, ... );

в) шифраторы и дешифраторы.

3.Формирование цифровых и аналоговых сигналов.

3.1.Хранение данных на примере блока ROM-BIOS PC/XT

Структурная схема ПЗУ в PC/XT приведена ниже на рис. 3.1. Сигнал АENBRD обеспечивает режимы работы ПДП, поскольку в пассивном режиме (АENBRD=0) шины А0..А7 и D0..D7 использует CPU, а в активном режиме ПДП выставляет сигналы А0..А7, D0..D7 непосредственно на шину X. ROMпрограммы размещаются в последних 64 КБайтах памяти. Поэтому XА16..XА19=1, а адреса XА13..XА15 выбирают одну из восьми МС ПЗУ. В младших семи банках располагают Бэйсик-систему, а последнем банке содержится BIOS PC/XT.

SА║А0..А7 ┌───┐				║ XА	│XMEMR#		А0..А12┌────┐
	╠═══════>╡ > ╞>═══╬════════════════════════╡ ROM╞═╗
AENBRD ║		8	│АП5│	║	├───────────────┐				│2764│ ║
────┬───────────┤E# │				║	└─────────┬──┐			│	│	│ ║
│	║А8..А15 ├───┤			║XА16..19┌──┐		│ 1│		└──oCS# │ ║
│	╠═══════>╡ > ╞>═══╬════════╡& o─┬─┤						├─┐		├────┤ ║
│	║	8	│АП5│	║	ЛА1└──┘ │ └──┘ │┌──oOE0#│ ║
│	║		├─┤E# │	║	┌────────┘	ЛЕ1 ││			├────┤ ║
│	║А16..А19├───┤			║XА13│.15┌───┐ИД7				││	o... │ ║

│╠═══════>╡АП5╞>═══╬════════╡ DC├───────│┘ ├────┤ ║

│	║	4	├─┤E# │		║		│ │	│...	│ ┌─oOE7#│ ║
│			└───┘				└───┤E# ├───────│─┘ └────┘ ║
│SD║D0..D7 ┌─────┐					║ XD		└───┘		│	XD0..7 ║
│	╠══════<╡			<> ╞<══╬════════════════════│══════════╝
│	║	8	│	АП6 │	║	ROMSEL#			│

└──────────┤E# DR├────────────────────────┘

└─────┘

Рис. 3.1. Структура ROM-BIOS

При обращении к памяти формируется сигнал ROMSEL#, который переключает МС АП6 на чтение памяти.

Функциональный преобразователь y = f ( x )

Часто при реализации цифрового алгоритма необходимо выполнить одноместную операцию, например, умножение на постоянный множитель, взятие логарифма или экспоненты, возведение в квадрат и т.д. В этом случае с помощью ПЗУ можно проводить табличное преобразование.

ПЗУ программируется таким образом, что адресом записываемых данных является входное число x, а сами данные представляют собой значение функ-

11

ции f (x). Для выполнения преобразования на адресный вход подают аргумент x и после активизации МС сигналами -CS, -OE с ее выхода считывают результат y(x). Таким образом, достигается высокое быстродействие (10-и наносекунд) и требуется ПЗУ небольшого объема (при 8-и разрядах - 256 байт).

Примером использования одноместного преобразования является измеритель уровня выходной мощности усилителя и представление его на цифровом индикаторе в виде децибел мощности (дБм)

АЦП		ПЗУ		Инд

Рис. 3.2 Структура измерителя ДБМ

Функциональный преобразователь с двумя и более

переменными y = f (x1, x2,... )

В сущности, аналогично одноместной операции можно выполнять и многоместную операцию y = f (x1,x2,...). В этом случае аргументы склеиваются в единое число с количеством разрядов, равным сумме разрядов x1, x2 и т.д. И это число является адресом ПЗУ. Ясно, что объем ПЗУ при этом значительно возрастает, тем более что результат может иметь также повышенное число разрядов. Например, для выполнения точного произведения 8-и разрядных чисел требуется 16-разрядное адресное пространство двухбайтовых слов, что составляет 128 кБайт.

Для сравнения в таблице 3.1. приведены характеристики различных умножителей. В скобках указано время выполнения операции при использовании табличных методов вычисления с помощью ОЗУ или кэш-памяти.

Как видим, ПЗУ в настоящее время может с успехом конкурировать с известными специализированными ИС аппаратного умножения. Однако следует отметить, что после появления аппаратных умножителей по КМОП технологии эффективность последних может быть выше.

			Таблица 3.1
Устройство	Функциональное назначение	ta, нс	Tп, мА
27С210, 64k x 16	ПЗУ	150	60 ( 4)│
КР1802ВР2 8 x 8	Послед. умнож./делитель	940	300
КР1802ВР3 8 x 8	Параллельный умножитель	140	300
КР1802ВР5 16 x 16	Параллельный умножитель	175	800
IBM PC/XT, 4.8Мгц	Умножение/деление	15000(3000)
Pentium 200 МГц		40 (20)
Pentium 2ГГц		4 (2)
DSP AD 100МГц		20
	12

Вместе с тем, при выполнении операции приближенного умножения использование устройства на ПЗУ может остаться предпочтительным. Приближенность умножения состоит в том, что разрядность результата ограничивается и берется, например, равной разрядности входных чисел. Рассмотрим два таких устройства:

1) Поскольку имеет место тождество

	x1× x2 =	(x1 + x2)2	−	(x1 − x2)2	,
		4		4

то устройство умножения может быть реализовано в виде

x1 ═══╦═════╗

║ 8 ┌─v─┐ 8 ┌─────┐ 8 ┌───┐ 8

║│ + ╞═════>┤ ROM ╞════>┤ - ╞═════> y = x1*x2.

║	└─^─┘	└─────┘	└─^─┘
x2 ═══║═════╣			║
║	8 ┌─v─┐ 8	┌─────┐ 8	║
╚══>┤ - ╞═════>┤ ROM ╞═══════╝
	└───┘	└─────┘

Рис.3.3. Умножитель 1

Здесь ПЗУ выполняет операцию возведения в квадрат с делением на 4. 2) Ввиду соотношения x1*x2 = exp( ln x1 + ln x2 ) умножитель может иметь следующую структуру:

8┌─────┐ 8 ┌───┐ 9 ┌─────┐ 8

x1	═════>┤ ROM ╞════>┤ + ╞════>┤ ROM ╞════> x1*x2 ( x1/x2).
		└─────┘	└─^─┘	└─────┘
			║
	8	┌─────┐ 8	║
x2	═════>┤ ROM ╞═══════╝
		└─────┘

Рис. 3.4. Умножитель 2

ПЗУ до сумматора выполняют операцию логарифмирования, а после сумматора - операцию взятия экспоненты. Если вместо сумматора поставить устройство вычитания, то получится делитель.

Шифраторы и дешифраторы

Типичным представителем такого рода устройств является преобразование кода для 7-сегментного индикатора. Реализуется на ПЗУ 32 х 8 бит: К155 РЕ3. Промышленностью выпускаются масочные ПЗУ РЕ21 - РЕ24, в которых прошиты 96 русских, латинских и математических символов матрицы 5х7 точек.

3.3. Формирование цифровых и аналоговых сигналов

Формирование сигналов с программируемой временной диаграммой

С помощью ПЗУ легко построить генератор импульсной последовательности с произвольным порядком следования нулей и единиц. Например, можно запрограммировать кодовую последовательность сложного сигнала для РТС.

13

┌───┐					┌─┬───┐
│ G ├────┬───────────────────────────────>┤C│ T ├────>
└───┘	│C		КП15		│ │	│
	┌──v──┐		3 А┌─┬───┐		┌>┤D│	│
ИЕ5 │ CT2 ╞═════════════════>╡ │MUX├──┘ └─┴───┘
	└──┬──┘		├─┤	│	TM2
	│C	РТ5	│ │	│
	┌──v──┐ 9	А┌──────┐D 8 K│ │		│
ИЕ5 │ CT2 ╞════>╡ PROM ╞════>╡ │				│
	└─────┘	└──────┘	└─┴───┘

Рис. 3.5. Генератор псевдослучайной последовательности

Формирователь аналоговых сигналов заданной формы

На основе ПЗУ совместно с ЦАП можно генерировать периодические аналоговые сигналы, например, гармонический сигнал. Существенным преимуществом такого подхода является большой диапазон электронной перестройки частоты выходного сигнала. В частности, можно построить простой и компактный генератор качающей частоты для снятия частотной характеристики низкочастотных устройств.

┌───┐ ┌─────┐ А ┌──────┐ D ┌─┬────┐ ┌────────┐

│ G ├────┤ CT2 ╞══════╡ PROM ╞═════╡А│#					ОС├<┘ ┌───┐ │ S(t)
└───┘	└─────┘	│	│	│ │	I+├──>o Op├──┴───>
	CS#┌──o		│	│ │	I-├──>┤ │
	┴	└──────┘		└─┴────┘ └───┘

Рис. 3.6. Генератор аналогового сигнала

Таким образом, программируемость и высокое быстродействие ПЗУ позволяют создать целый ряд простых, компактных и быстродействующих устройств, причем свойство программируемости позволяет расширять этот ряд для новых применений.

Однако в случае применения быстродействующих ПЗУ по технологии ТТЛШ имеет место повышенное энергопотребление. Ослабить этот недостаток можно импульсным питанием микросхем, когда питание подается только во время считывания данных.

3.4. Программирование ПЗУ

На рис. 3.6. дана структурная схема программатора в составе ЭВМ.

SD ═════════════════════════════════════╦══════

SC ═════════════════════════╦═══════════║══════

SA ═════╦════╦══════════════║═══════════║══════

║	║ 10		║	║
║	┌─╨─┐-AEN		║	║
║	│ DC├──────╦═════╣			║
║	└─╥─┘	│	│	║ 8
║ А ║-CS		│-IOR │-IOW		║ D

┌──╨────╨────────┴─────┴───────────╨──┐ │ Буферные регистры в/в (ВВ55, ИР22) │ └───────╥────────────╥────╥─────╥─────┘

2║		2║C	8║D	16║A
┌─────╨────┐	U	┌─╨────╨─────╨─┐
│ Прогр.ИП ╞═════╡			ППЗУ	│
└──────────┘	2	└──────────────┘

Рис. 3.7. Программатор ПЗУ

14

Контрольные вопросы

1.Укажите основные области применения ПЗУ.

2.Назначение элементов блока ROM-BIOS.

3.Каковы преимущества и недостатки табличного метода умножения?

4.Приведите примеры формирователей сигналов на основе ПЗУ.

5.Опишите структурную схему программатора на базе ПЭВМ.

Лекция 4. Применение статических и динамических ОЗУ

4.1. Статические ОЗУ

Оперативные запоминающие устройства (RAM) позволяют не только читать, но и оперативно записывать информацию в произвольные ячейки памяти. Однако при снятии напряжения питания информация в RAM разрушается. В RAM в отличие от ROM отсутствует схема программирования, но имеется дополнительный управляющий вход -W/R для выбора режима записи или чтения ячеек памяти. В статических ОЗУ (SRAM) матрица памяти состоит из статических триггеров, которые включают в себя, по меньшей мере, 6 транзисто-

15

ров. Поэтому трудно обеспечить большой объем памяти SRAM и цена статической ОЗУ в 4..6 раз выше стоимости динамических ОЗУ (DRAM), где ячейка памяти состоит из одного конденсатора и одного транзистора. Вместе с тем, быстродействие SRAM примерно в 2 раза выше из-за не мультиплексированного доступа к матрице и из-за того, что не тратится время на регенерацию. Еще одна положительная особенность статических ОЗУ - малое энергопотребление в режиме хранения, что связано с использованием КМОП-технологии. Достоинства статических ОЗУ использованы в компьютерах IBM АT-286 и старше: от часов реального времени, где хранится также SetUp, до так называемой кэш-памяти (Cache), которая является буфером между CPUи основной памятью компьютера. Последняя имеет значительный объем (несколько МБайт), поэтому строится на DRAM. Здесь имеются потери времени на регенерацию, на листание страниц, а также на тактах ожидания из-за ограниченного быстродействия (50 и более нС).

4.2.Динамические ОЗУ (DRAM)

Вдинамических ОЗУ роль элемента памяти выполняет конденсатор, хранящий один бит информации: наличие заряда - лог.1, отсутствие - лог.0. Доступ к конденсатору обеспечивается одним транзистором как показано на рис.

│	шина строки i
────────┬───────────────
шина │	│____	VTij
столбца│	┬ ┬ ┬	Cij

j├──┘ │ └───┤├───Ucc

│

Рис. 4.1. Элемент памяти DRAM

Использование конденсатора в памяти обеспечивает большую ее плотность и, вместе с тем, малое энергопотребление DRAM. Кроме того, для экономии числа выводов и связей на плате применяется мультиплексирование адресов. Однако из-за утечек в кристалле конденсатор гарантировано удерживает заряд не дольше 10 мС. Поэтому необходима периодическая подзарядка емкости (регенерация). Типичная структурная схема динамической ОЗУ 565РУ5 изображена на рис. 4.2., а ее статические состояния - в таблице 4.1.

16

	┌─────┐		┌────────┐
	│ Деш.│	X0..X127	│ 7 8 │
╔══╡ адр.╞═══════════════>╡ 2 х 2 │
║	│строк│	┌───────┐	├────────┤
┌───────┐║	│ X ╞╗	│Селект.├───>┤Оп.стр.1│
А0..А7│Мульти-│║	└──^──┘║	│опорной│	├────────┤

══════╡плекс. │║ ┌───┴─────>┤строки ├┐┌─>┤Ус.счит │

8│регистр╞╣ │ ║ └─┬───┬─┘││ ├────────┤

	│адреса │║		│	║	│	│	└──>┤Оп.стр.2│
	└───^───┘║		│	║	А7	-А7	│	├────────┤
	│	║	│	╚════════════│══╡ 7 8 │
	│	║	│┌─────┐		X128..X255 │			│ 2 х 2 │
RAS#║	│	║ ││ Деш.│					│	└─┬────┬─┘
────╢	│	╚══╡ адр.╞══╗					│	Y0..Y255
CAS#║	│		││столб│		║		│	┌─┴────┴─┐	┌─────┐
────╢	│		││	Y │	╚═════════════╡Кл.столб╞<>╡					│DO
W#/R║	F1│	F2│└─────┘				F3│		└───^────┘	│схема├───>
────╢ ┌───┴──────┴────────────────────┴────┬─┘F4									│ В/В │DI
╚═╡		Схема управления						├──F5────>┤		├<───
	└────────────────────────────────────┘								└─────┘

Рис. 4.2. Структура DRAM

Таблица 4.1.

RAS#	CAS#	W#/R	A	DI	DO	Режим работы
1	X	X	X	X	Z	Хранение
0	1	X	A	X	Z	Регенерация
0	0	0	A	D	Z	Запись
0	0	1	A	X	D	Считывание

RAS# (RowAddress Select) - выбор адреса строки;

CAS# (Column Address Select) - выбор адреса столбца.

Динамика работы динамических ОЗУ (К565РУ5Г) определяется следующими диаграммами сигналов.

А │	┌───────╥───────┐
│	│ AR ║ AC	│
├────┴───────┬───────┴───────────────────────────
	│<────│───────tcy──────────────>│ tcy= 360
RAS# ├──────┤──40─│		┌───────────────┤
│	│<─────tRAS────>│		│ tRAS=200
├──────╘═══════════════╛─────────────────────────
	>0┼─┼──45─┤
CAS# ├────────────┴─┤		┌───────────
│	├─tR-C──┤<───120────>│		tR-C=55
├──────────────╘════════════╛────────────────────
Запись:	│
W#/R │	──┐	┌─
│	│<──80─>│
├────────────╘═══════╛────────────────────────────
DI │	┌───────────┐
│	│ │<───80──>│
├────────────┴───────────┴───────────────────────
Чтение:	│
W#/R │	┌───────────────────┐
│	│		│
├────────────┴───────────────────┴───────────────
DO │		┌──────┐
│	│<──<120──>│		│

├─────────────────────────┴──────┴───────────────

Рис. 4.3. Диаграммы сигналов DRAM

17

Для сигналов управления имеют место приближенные соотношения tcy = 2 * tRAS; tR-C = tRAS / 4.

4.3. Построение линии задержки на элементах памяти

Функциональная схема представлена на рис. 4.4. Принцип ее работы основан на перемещении адресов, а не данных. Алгоритм работы следующий:

Чтение выходных данных

Ai=Ai+1

Запись входных данных

Рис. 4.4. Цифровая линия задержки

-выбираем адрес очередной ячейки: Ai = Ai + 1 (Адреса закольцованы).

-для выбранной ячейки вначале читаем выходные (задержанные) данные, а затем записываем входные (новые) значения.

4.4. Блоки памяти на динамических ОЗУ

Встречаются три принципа реализации блоков памяти: с принудительной регенерацией, с прозрачной регенерацией и с теневой регенерацией. В компьютерах IBM/XT использовалась принудительная регенерация с помощью 0-го канала прямого доступа в память ПДП.

Упрощенная структурная схема блока памяти PC/XT изображена на рис.

4.5.

SDXCXA	┌ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─┐
║ ║ ║	│ А0..А17┌───┐			CDRАM
║ ║ ╠═══════════╡MUX│MА0..MА8 │
║ ║ ║	│ 18	┌─┤А	╞════════════╦═══════╦═══════╦═══════╗
║ ║ ║		│ └───┘ 9		│ 9║ ┌───┐9║ ┌───┐8║ ┌───┐8║ ┌───┐
║ ║ ║	│	└───────┐		║ │РУ8│ ║ │РУ8│ ║ │РУ5│ ║ │РУ5│
║ ║ ║	А16..А19┌───┐ │АDDRSEL│ ║ │ x9│ ║ │ x9│ ║ │ x9│ ║ │ x9│
║ ║ ╠═══════════╡CLM├>┘				╚═╡А │ ╚═╡А │ ╚═╡А │ ╚═╡А │
║ ║ ║	│ 4	│	├──WE#───────╢─oWE │ ║─oWE │ ║─oWE │ ║─oWE │
║ ╟─────XMEMW#──┤			╞═-RАS0..3═══╣─oRAS│ ║─oRAS│ ║─oRAS│ ║─oRAS│
║ ╟─────XMEMR#──┤			╞═-CАS0..3═══╣─oCAS│ ║─oCAS│ ║─oCAS│ ║─oCAS│
║ ╟─────DАCK0#──┤			├>┐	│ ║ ├───┤ ║ ├───┤ ║ ├───┤ ║ ├───┤

║ ║	│	└───┘ │RAMSEL#		║┌┤DIO├┐║┌┤DIO├┐║┌┤DIO├┐║┌┤DIO├┐
║ ║		┌───────┘	│	║│└───┘│║│└───┘│║│└───┘│║│└───┘│
║ ║	│	│ ┌───┐		╚│═════│╩│═════│╩│═════│╝│	│
║ ║		└─oCE │	│	╔╩═════╩═╩═════╩═╩═════╩═╩═════╩

║ ╟─────XMEMR#──┤DR │MD0-MD7 ║ ┌────────┐ ╠════════D0..D7═╡ <>╞════════════╩══╡ Parity ├──────> NMI

║	│	8	└───┘ 8	│	└────────┘
	└ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─┘

Рис. 4.5. Структура блока памяти PC/XT

18

Схема управления CLM в PC/XT, а также в первых моделях AT строилась на дискретных элементах. В последних моделях компьютеров используются контроллеры DRAM в интегральном исполнении (8207/08).

Принудительная регенерация состоит в том, что через фиксированные интервалы времени (15мкС) CPU приостанавливается и DMA за 4 такта CLK (0.8мкС) осуществляет чтение одной строки во всех банках памяти. Каждое новое чтение производится для строки с номером на единицу меньше и, следовательно, за 2^9=512 циклов обеспечивается регенерация всей памяти. Таким образом, регенерация памяти занимает около 5% времени работы компьютера и длится около 2 или 4 мС, соответственно, для МС 4164 (РУ5) или МС 41256 (РУ8).

Прозрачная регенерация состоит в том, обращение CPU к памяти имеет более высокий приоритет, чем регенерация и последняя осуществляется в промежутках между обращениями к памяти CPU. Преимущество прозрачной регенерации состоит в отсутствии потерь времени на регенерацию. Однако при этом должны гарантировано существовать интервалы времени, когда нет обращения к памяти. Это имело место для медленных CPU первых поколений (8080).

Теневая регенерация памяти характерна для современных модулей памяти и является дальнейшим развитием прозрачной регенерации. Суть ее состоит в том, восстановлению подлежат те блоки памяти, которые в данный момент не используются для чтения или записи. Таким образом, в вычислительном процессе не тратятся такты на регенерацию.

Контрольные вопросы

1.На каких принципах основана работа статической памяти?

2.Как устроены элементы динамической памяти?

3.Диаграммы сигналов динамической памяти.

4.Особенности построения цифровой линии задержки.

5.Опишите работу блока памяти на динамических ОЗУ.

19

Лекция 5. Модули динамической памяти

В микросхемах памяти, выпускаемых вплоть до середины девяностых, все три задержки (RAS to CAS Delay, CAS Delay и RAS precharge) в сумме составляли порядка 200 нс., что соответствовало двум тактам в 10 мегагерцовой системе и, соответственно, двенадцати - в 60 мегагерцовой. С появлением Intel Pentium 60 (1993 год) и Intel 486DX4 100 (1994 год) возникла потребность в совершенствовании динамической памяти. Были предложены модули памяти

– законченные блоки, содержащие также элементы управления.

5.1.Характеристики модулей динамической памяти

1)Разрядность

2)Тактовая частота

3)Диаграммы сигналов

4)Формула памяти (тайминги)

Для записи или чтения в память вначале цикла подается сигнал RAS#, чтобы прочитать адрес строки. Затем через интервал tRCD (задержка RAS-to- CAS) подается сигнал CAS#. Перед сигналом CAS# отсылается команда записи или чтения W#/R. После подачи сигнала CAS# через интервал CAS Latency выдаются или записываются данные. Для памяти DDR этот интервал составляет 2, 2,5 или 3 такта. После получения данных контроллер должен деактивировать строку за время tRP (RAS precharge time). Две следующие друг за другом активации сигнала RAS# не могут быть ближе, чем tRAS (active-to- precharge delay). Обычно tRAS составляет 5-8 тактов. Имеется также параметр Command Rate (1T, 2T) - это количество тактов активизации модуля памяти (CS#). Схематически все сказанное выше записывается как (2T) 6-3-3-3 и называется формулой памяти (по табл. 5.1 читается снизу вверх)

			Таблица 5.1.
Тип памяти		SDRAM	DDR SDRAM
Частота		133МГц	166МГц
CAS Latency	Задержка CAS-Data	3 clocks	2.5 clocks
RAS to CAS Delay	Задержка RAS-CAS	2 clocks	3 clocks
RAS Precharge Time	Пауза RAS-RAS	2 clocks	3 clocks
Cycle Time Tras#	Длительность RAS#	6 clocks	6 clocks
2T – Command Rate	Задержка команды чип - память	2 clocks	2 clocks

Существует также понятие максимального времени доступа к произвольной ячейке памяти – латентность, которая измеряется в количестве тактов центрального процессора (либо просто в наносекундах) и характеризует скорость работы системы в целом. Так, латентность системы на Pentium IV составляет порядка 150 нс, а системы на Athlon64 – менее 50 нс.

20