1. Буферный регистр кр580ир82(83)

КР580ИР83 – с инверсными выходами.

Данное устройство предназначено для:

1. Временного хранения данных;

2. Повышения нагрузочной способности выходных линий микропроцессора;

3. Буферизации своих выходных линий.

Условное графическое обозначение устройства показано на рис. 7.

Рис. 7

STB – сигнал управления записью в регистр. Если STB=1, то данные записываются в регистр.

Если ОЕ=0, то на выходе (В0  В7) появятся записанные данные. Если ОЕ=1, то выходы отключаются – режим «защёлки».

1. Сходства и различия буферного регистра и

шинного формирователя

Сходства:

1. Повышают нагрузочную способность;

2. Управляемое отключение выходов;

3. Пропускают данные.

Отличия:

1. В шинном формирователе, в отличие от буферного регистра, организована двунаправленная поочередная передача данных;

2. Шинный формирователь не запоминает информацию.

1. Место в системе

Место в системе шинного формирователя и буферного регистра показано на рис. 8.

Рис. 8

1. СИСТЕМНЫЙ КОНТРОЛЛЕР

КР580ВК28

Устройство предназначено для:

1. Фиксации слова состояния микропроцессора;

2. Буферизации выходных линий;

3. Повышения нагрузочной способности выходных линий;

4. Формирования сигналов управления памятью и внешними устройствами.

Условное графическое обозначение показано на рис. 9.

Рис. 9

DА0  DА7 – входы/выходы, подключаемые к шине данных микропроцессора;

WR – управление записью;

DBIN – управление приемом данных;

HLDA – разрешение захвата шин;

STSTB – сигнал строба – сигнал, стробирующий запись данных в системный контроллер;

BUSEN – сигнал разрешения выдачи данных по линии DВ0  DВ7. Если BUSEN=0, то системный контроллер подключен к системной шине данных, если BUSEN=1, то выходы DВ0  DВ7 отключены.

DВ0  DВ7 – входы/выходы, подключаемые к системной шине данных.

INTA – разрешение прерывания.

MRD, MWR – чтение/запись для памяти (активный сигнал «0»).

I/ORD, I/OWR – чтение/запись для устройств ввода/вывода (активный сигнал «0»).

Структура контроллера приведена на рис. 10.

Рис. 10

Работа системного контроллера осуществляется следующим образом: в конце первого такта каждого машинного цикла генератор выдает на вход контроллера STSTB отрицательный импульс («0»). По этому импульсу происходит фиксация слова состояния микропроцессора в системном контроллере (в регистре слова состояния). Затем системный контроллер декодирует этот байт и на соответствующем выходе появляется требуемый сигнал управления.

Вход BUSEN используется для управления выходами DВ0  DВ7, которые подключаются к системной шине данных. Если BUSEN=1, то выходы переходят в третье (отключенное) состояние, позволяя тем самым другим устройствам использовать системную шину данных.

Если к выходу INTA подключить через сопротивление 1кОм источник питания напряжением +12В, то системный контроллер выставит на шину данных код команды RST₇. Если в ответ на подтверждающий сигнал INTA системного контроллера внешнее устройство выдаст на шину данных код команды CALL (первый байт), то системный контроллер выдаст еще два сигнала INTA для считывания оставшихся двух байтов адреса команды вызова.