Диаграмма Вейча для таблицы переходов триггера

В этой таблице знаком «~» отмечены запрещенные комбинации входных сигналов и они могут быть использованы для упрощения логических зависимостей. Логическая зависимость, описывающая работу элемента памяти, принимает вид:

Для реализации полученной зависимости в базисе И-НЕ применим правило де Моргана и получим функцию

По данной зависимости можно построить схему элемента памяти — асинхронного RS-триггера. В этой схеме следует только соединить выход q_t+1со входомq_t(рис. 1.1). Эта связь отмечена штриховой линией.

RS-триггер нашел широкое распространение в схемах ЭВМ. Одиночные триггеры этого типа часто используются в различных блоках управления. В асинхронных RS-триггерах имеется один существенный недостаток, обусловленный самой логикой их построения, т.е. в них сигналы R и S должны быть разнесены во времени. Дополнение этого триггера комбинационными схемами синхронизации на входе и выходе позволяет получить триггеры с более сложной логикой работы: синхронные RS-, Т-, JK-, D-триггеры и целый ряд комбинированных RST-, JKRS-, DRS-триггеров [4].

Рис.◦1.1. Схема асинхронного RS-триггера: a— схема;б— обозначение на принципиальных электрических схемах;в— временная диаграмма

Прописные буквы в названиях триггеров обозначают:

• R (Reset — сброс) — вход установки триггера в нулевое состояние, Q = 0

• S (Set — установка) — вход установки триггера в единичное состояние, Q =1

• Т (Toggle —релаксатор) — счетный вход триггера

• J (Jerk — внезапное включение) — вход установки JK-триггера в единичное состояние, Q = l

• К (Kill — внезапное выключение) — Q = 0

• D (Delay — задержка) — вход установки триггера в единичное или нулевое состояние на время, равное одному такту

• С (Clock — часы) — вход синхронизирующих тактовых импульсов

На рис.◦1.2 показаны схемы синхронного однотактного (а) и двухтактного (б) RS-триггеров.

а б

Рис. 1.2. Синхронные RS-триггеры

Синтез электрической функциональной схемы

Синтез состоит в построении функциональной электрической схемы по СДНФ из таблично-заданной функции, описывающей работу заданной схемы.

Порядок выполнения лабораторной работы

• изучить основные теоретические положения и описание лабораторной работы;

• оформить отчет по лабораторной работе;

В соответствие с заданием:

• составить таблицу истинности;

• написать СДНФ заданной функции;

• начертить схему электрическую функциональную в базисе Буля, Шеффера или Пирса;

Отчет должен содержать

Цель работы

Таблицу истинности

СДНФ, составленной по таблице истинности

Схемы электрические функциональные представленные в базисах: Буля, Пирса, Шеффера

Выводы о проделанной работе

2. Анализ и синтез d-триггера и t-триггера

Цель работы изучение принципов построения D-триггера и T-триггера путем осуществления следующих действий:

• составление таблицы истинности работы D-триггера и T-триггера;

• составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;

• составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;

• проверка работоспособности схемы по таблице истинности с помощью эмулятора;

Т-триггер или, иначе говоря, триггер со счетным входом при значении X_t= 0 триггер сохраняет свое ранее установленное состояние - режим хранения состояния, приX_t= 1 триггер переходит в противоположное состояние. Таблица переходов (табл. 2.1) и диаграмма работы (рис. 2.1в) отражают динамику работы этого элемента.

Таблица 2.1

Таблица переходов Т-триггера

Входные сигналы	Состояние qt		Режим
Xt	0	1
0 1	0 1	1 0	Хранение Инверсия

Используя таблицу переходов, можно получить логическую функцию, реализуемую Т-триггером:

Нетрудно видеть, как реализовать полученную зависимость – для этого необходимо в RS-триггере выход q_tсоединить с R входом RS-триггера, а выход <не>q_tсоединить с S входом. На рис. 6.1,апоказано, как двухтактный RS-триггер преобразуется в Т-триггер

Рис. 2.1. Схема триггера со счетным входом: а — функциональная схема; б — условное обозначение; в — временная диаграмма

D-триггер обычно строится на основе двухтактного RS- или JK-триггера. Он предназначается для хранения состояния (1 или 0) на один период тактовых импульсов (с задержкой на 1 такт). Его переходы отражены в табл. 2.2.

Таблица 2.2

Таблица переходов D-триггера

Входные сигналы	Состояние qt		Режим
D	0	1
0 1	0 1	0 1	Установка 0 Установка 1

Используя таблицу переходов, можно получить логическую функцию, реализуемую D-триггером:

На рис. 2.2, аибпредставлены варианты построения D-триггера, а на рис. 6.2,в— его условное обозначение.

Рис. 2.2. D-триггер: а — функциональная схема на основе RS-триггера; б — функциональная схема на основе JK-триггера; в — условное обозначение

Все перечисленные элементы памяти позволяют хранить одну единицу информации бит.