Электроника учебное пособие

Eк через сопротивление R0 , эмиттерный переход транзистора T1, общий провод, являющийся минусом источника питания. В цепи коллектора транзистора T1, а следовательно, и в цепи базы транзистора T2 ток будет отсутствовать. При этом T2 находится в режиме отсечки, следовательно, ток через транзистор T2 , а значит, ток базы транзистора T4 будут близки к нулю. В этом случае транзистор T4 также будет находиться в режиме отсечки. Напряжение на коллекторе транзистора T2 и на базе транзистора T3 становится максимальным, и T3 будет находиться в полностью открытом состоянии. В результате на выходе схемы формируется высокий уровень напряжения логической единицы.

Таким образом, сигнал на выходе элемента представляет собой результат операции И-НЕ над входными переменными

Vк = uвх 1 uвх 2 ... uвх n .

Основные характеристики

1) Быстродействие элемента также как и ТТЛ-элемента с простым инвертором оказывается высоким из-за быстрого включения и выключения схемы. Малое время задержки включения связано с быстрым зарядом входных паразитных емкостей схемы через малое выходное сопротивление эмиттерного повторителя предшествующего элемента. Малая задержка выключения элемента обусловлена большой величиной обратного тока базы транзисторов T2 и T4 , замыкающегося через насыщенный многоэмиттерный транзистор T1 и насыщенный выходной транзистор T4 предшествующего элемента.

2) Число входов (n) в схемах ТТЛ-элементов со сложным инвертором равно числу эмиттеров транзистора T1. Увеличение n связано с увеличением площади, занимаемой этим транзистором, а также увеличением числа выводов микросхемы.

3) Нагрузочная способность ТТЛ-элементов со сложным инвертором может доходить до 10 при сравнительно низких требованиях к характеристикам транзисторов.

151

§ 13.4. ЭМИТТЕРНО-СВЯЗАННАЯ ЛОГИКА

Схема логического элемента, основанного на использовании так называемого переключателя тока, показана на рис. 13.8. Входные сигналы

uвх 1 , uвх 2 ,…,uвх n подаются здесь на базы входных транзисторов T1(1), T1(2),…, T1(n). Выходные сигналы снимаются через эмиттерные повторители Tвых1 и Tвых2 с параллельно соединенных коллекторов входных транзисторов (выход uвых1 ) и с коллектора так называемого опорного транзистора T2 (выход uвых2 ). База опорного транзистора подключена к источнику постоянного напряжения + Eб . Эмиттеры всех транзисторов как входных, так и опорного соединены между собой, а резистор Rэ обеспечивает эмиттерную связь. Последнее представляется характерной особенностью данного класса элементов. Поэтому рассматриваемый тип схемы обычно называют транзисторными логическими элементами со связанными эмиттерами или эмиттерно-связанной логикой (ЭСЛ).

T			T	+ Eк
вых1		Rк1	вых2
			Rк2
uвх 1	uвх 2	uвх n	+Eб
uвых1 T (1)	T (2)	T (n)	T	uвых 2
1	1	1	2
Rэ1		Rэ		Rэ2

Рис. 13.8. ЭСЛ-элемент ИЛИ/ИЛИ-НЕ со сложным инвертором

Принцип работы. Если на все входы элемента поданы сигналы логического нуля uвх 1 = uвх 2 = ... = uвх n = 0, то входные транзисторы T1(1), T1(2),…, T1(n) переходят в закрытое состояние. При этом на первом выходе

формируется сигнал логической единицы. Если хотя бы на один из входов подается логическая единица, то соответствующий входной транзистор от-

152

пирается и переходит в активную область. Напряжение uвых1 при этом падает до уровня логического нуля. Таким образом, за счет соединения коллекторов входных транзисторов T1(1), T1(2),…, T1(n) сигнал uвых1 связан с входными сигналами функциональной зависимостью ИЛИ-НЕ

uвых1 = uвх 1 + uвх 2 + ... + uвх n .

При этом, когда хотя бы один их входных транзисторов открыт, т.е. когда uвых1 = 0 , опорный транзистор T2 переходит в закрытое состояние, и потенциал второго выхода uвых2 возрастает до уровня логической единицы. При закрытых входных транзисторах, когда uвых1 = 1, опорный транзистор T2 открыт и uвых2 = 0 . Таким образом сигнал uвых2 оказывается инвертированным относительно сигнала uвых1 и представляет собой результат операции ИЛИ над входными переменными

uвых2 = uвх 1 + uвх 2 + ... + uвх n .

Для нормального функционирования элементов ЭСЛ входные транзисторы T1(1), T1(2),…, T1(n) не должны насыщаться при отпирании. В про-

тивном случае резко ухудшается быстродействие схемы. Для предотвращения насыщения коллекторные переходы открытых входных транзисторов должны оставаться смещенными в обратном направлении. Такое смещение достигается включением эмиттерных повторителей, реализованных на транзисторах Tвых1 и Tвых2 . Кроме того, эмиттерные повторители обеспечивают ускорение перезаряда входных емкостей последующих элементов за счет малых выходных сопротивлений. Последнее является дополнительным фактором, обеспечивающим высокое быстродействие элемента.

Основные характеристики

1)Быстродействие элемента ЭСЛ является наиболее высокой по сравнению с ранее рассмотренными логиками. Во многом это объясняется свойствами используемого переключателя токов.

2)Число входов (n) ограничено ростом числа входных транзисторов, что приводит к увеличению, во-первых, суммарной выходной емкости

транзисторов T1(1), T1(2),…, T1(n), отрицательно влияющей на быстродейст-

153

вие, во-вторых, размера устройства и количества внешних выводов. Число входов в реальных схемах данного типа обычно не превосходит пяти.

3) Нагрузочная способность ЭСЛ-элементов весьма высока за счет малых выходных сопротивлений эмиттерных повторителей и малой величины тока базы входных транзисторов последующих элементов, работающих в активном режиме.

§ 13.5. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ

Для реализации логических элементов на полевых транзисторах используются МОП-транзисторные логические ключи одного типа проводимости. На рис. 13.9 приведены две типовые схемы логических элементов, выполненных на МОП-транзисторах с индуцированным каналом n-типа

Входные сигналы (uвх 1 , uвх 2 ,…,uвх n ) подаются здесь на затворы входных транзисторов T1(1), T1(2),…, T1(n).

Принцип работы. Логический элемент, представленный на рис. 13.9, а, использует параллельное включение входных транзисторов, где транзистор Tн играет роль активной нагрузки. Если на все входы дан-

ного			элемента		поданы		сигналы	логического		нуля,	т.е.
u	вх 1	= u	вх 2	= ... = u	вх n	= 0, то входные транзисторы T(1),			T(2),…, T(n)		пе-
								1	1	1

реходят в закрытое состояние. При этом на выходе схемы формируется сигнал логической единицы.

Если хотя бы на один из входов подается логическая единица, то соответствующий входной транзистор отпирается и переходит в активную область. Напряжение uвых при этом падает до уровня логического нуля.

Таким образом, за счет соединения стоков входных транзисторов T1(1), T1(2),…, T1(n) сигнал uвых оказывается связанным с входными сигналами функциональной зависимостью ИЛИ-НЕ

uвых = uвх 1 + uвх 2 + ... + uвх n .

Логический элемент, представленный на рис. 13.9, б, использует последовательное включение входных транзисторов. Протекание тока в этой

154

схеме, а значит, и низкий уровень выходного сигнала возможны только при отпирании всех входных транзисторов. Данное условие выполняется при подаче на все входы сигналов логической единицы uвх 1 = uвх 2 = ... = uвх n = 1. Таким образом, данный логический элемент выполняет функцию И-НЕ

uвых = uвх 1 uвх 2 ... uвх n .

Tн +Ec

			uвых
	uвх 1	uвх 2	uвх n
	T (1)	T (2)	T (n)	Сн
	1	1	1
		а)
		Tн	+Ec
			uвых
	uвх 1	uвх 2	uвх n	Сн
	T (1)	T (2)	T (n)
	1	1	1

б)

Рис. 13.9. Логические элементы на МОП-транзисторах с параллельным (а) и последовательным (б) включением входных транзисторов

Основные характеристики

1) Быстродействие элемента на МОП-транзисторах ограничивается скоростью перезаряда выходной емкости С. Для повышения быстродействия необходимо увеличить рабочие токи транзисторов. Однако такое уве-

155

T1(n)

личение означает рост ширины канала, а следовательно, и площади, занимаемой транзисторами. Кроме того, увеличение рабочих токов связано с увеличением потребляемой мощности, которая у данных логических элементов изначально является относительно малой. Из-за отмеченных затруднений реальные логические элементы на МОП-транзисторах оказываются менее быстродействующими, чем биполярные.

2)Число входов (n) ограничено ростом числа коммутируемых транзисторов, т.е. ростом суммарной выходной паразитной емкости, а также числом выводов в стандартном корпусе интегрального элемента.

3)Нагрузочная способность (m) элемента весьма высока из-за малых токов последующих элементов. Однако увеличение m приводит к росту суммарной выходной емкости и снижению быстродействия.

§13.6. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА КМОП-ТРАНЗИСТОРАХ

Схемотехнически логические элементы на КМОП-транзисторах повторяют схемы на МОП-транзисторах. Отличие состоит в том, что всегда используются пары транзисторов. При этом если для реализации заданной логической функции транзисторы с каналом n-типа включаются последовательно, то парные им транзисторы p-типа включаются параллельно и наоборот. Следует отметить, что в логических элементах данного типа отсутствует нагрузочный транзистор, его функцию выполняет один из транзисторов КМОП-ключа.

Типовые варианты логических элементов на КМОП-транзисторах представлены на рис. 13.10. Выполняемая логическая функция определяется способом включения транзисторов “нижнего этажа”.

Принцип работы. Логический элемент, представленный на рис. 13.10, а, использует параллельное включение входных транзисторов. Ес-

ли		на		все		входы	данного элемента		поданы сигналы логического		нуля
u	вх 1		= u		вх 2	= ... = u	вх n	= 0, то во входных транзисторах n-типа T(1),		T	(2),…,
									1	1

канал отсутствует, и они переходят в закрытое состояние. В транзисторах p-типа T1(1), T1(2),…, T1(n) образуются каналы, через которые протекают малые токи запертых транзисторов, а падение напряжения практически отсутствует.

156

Таким образом, выходное напряжение равно напряжению питания, т.е. на выходе схемы формируется сигнал логической единицы.

			T2(1)	+Ec
			T (2)
			2
			T (n)
			2	uвых
uвх 1 T1(1)		uвх 2 T1(2)	uвх n T1(n)	Сн
		а)
T	(n)	T (2)	T (1)	+Ec
2		2	2
				uвых

T	(1)
1
uвх 1
T (2)
1	Сн
uвх 2
T (n)
1
uвх n

б)

Рис. 13.10. Логические элементы на КМОП-транзисторах:

а – схема ИЛИ-НЕ; б – схема И-НЕ

Если хотя бы на один из входов подается логическая единица, то соответствующий входной транзистор n-типа отпирается и переходит в ак-

157

тивную область, а соответствующий ему транзистор p-типа запирается. Напряжение uвых при этом падает до уровня логического нуля. Таким образом, сигнал uвых является связанным с входными сигналами функциональной зависимостью ИЛИ-НЕ

uвых = uвх 1 + uвх 2 + ... + uвх n .

		Логический			элемент, представленный на рис. 13.10, б, использует
последовательное					включение входных транзисторов. Если на все входы
данного				элемента		поданы	сигналы	логической	единицы
u	вх 1	= u	вх 2	= ... = u		= 1, то во	входных	транзисторах	n-типа T(1),
					вх n				1

T1(2),…, T1(n) возникает канал, и они переходят в открытое состояние. В

транзисторах p-типа T2(1), T2(2), … T2(n) каналы исчезают. При этом выходное напряжение uвых равно потенциалу общей шины – логического нуля.

Если хотя бы на один из входов подается логический нуль, то соответствующий входной транзистор n-типа запирается, а соответствующий ему транзистор p-типа переходит в открытое состояние. Напряжение uвых при этом возрастает до уровня напряжения питания – логической единицы. Таким образом, сигнал uвых связан с входными сигналами функциональной зависимостью И-НЕ

uвых = uвх 1 uвх 2 ... uвх n .

Из рассмотренных схем видно, что в статическом режиме один из транзисторов, включенных последовательно, всегда закрыт, а другой открыт. Поскольку закрытый транзистор имеет большое сопротивление, то ток в цепи определяется только малыми значениями токов утечек и логический элемент практически не потребляет электрической энергии.

Основные характеристики

1) Быстродействие элемента на КМОП-транзисторах оказывается выше, чем у логических элементов на МОП-транзисторах. При переключении элемента из одного состояния в другое происходит быстрый заряд выходной паразитной емкости через открытые последовательно включенные нагрузочные транзисторы или заряд через параллельно включенные входные транзисторы. При этом обеспечиваются малые значения как времени включения, так и выключения элемента.

158

2) Число входов (n) ограничено ростом числа коммутируемых транзисторов, т.е. ростом суммарной выходной паразитной емкости, а также числом выводов в стандартном корпусе интегрального элемента.

Контрольные вопросы

1.Какое устройство называют логическим элементом?

2.Назовите способы представления логических переменных.

3.Поясните принцип совместимости уровней входных и выходных сигналов.

4.Что характеризует нагрузочная способность логического элемента?

5.Чем определяется быстродействие логического элемента?

6.Приведите классификацию базовых логических элементов в зависимости от способа реализации.

7.Сравните по техническим характеристикам РТЛ- и ДТЛ-эле-

менты.

8.В чем заключается отличие ТТЛ-элементов с простым и сложным инвертором?

9.Каков принцип работы ЭСЛ-элемента?

10.В чем заключается отличие логических элементов, реализованных на МОП- и КМОП-транзисторах?

Глава 14. АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Развитие электроники и повышение сложности электронных устройств привели к необходимости повышения эффективности их проектирования. Изначально это выразилось в переходе от ручного проектирования к автоматизированному, когда многие задачи решаются с использованием вычислительной техники под непосредственным управлением инже- нера-проектировщика. Процесс проектирования электронных устройств включает решение следующих задач: расчет, анализ, оптимизацию и синтез.

159

Расчет – определение выходных параметров и характеристик устройства при неизменных значениях его внутренних параметров.

Анализ – определение изменения выходных параметров и характеристик устройства в зависимости от изменения его внутренних и входных параметров.

Оптимизация – определение наилучших в том или ином смысле выходных параметров и характеристик путем целенаправленного изменения внутренних параметров или структуры устройства.

Синтез – генерация исходного устройства, включая его структуру (структурный синтез) и значения внутренних параметров (параметрический синтез). Полученное в результате синтеза устройство не обязательно может быть наилучшим (оптимальным), но должно быть обязательно работоспособным.

Основными подходами к проектированию электронных устройств в настоящее время являются натурное макетирование и математическое моделирование на ЭВМ.

Главное достоинство натурного макетирования – максимальная достоверность результатов, обусловленная работой с реальными схемами, а не с приближенными моделями. Кроме того, макетирование привлекает наглядностью получаемых результатов. В то же время макетирование имеет ряд существенных недостатков, таких как высокая стоимость, длительность создания макета, ограниченные возможности макетирования, особенно применительно к интегральным структурам.

Под математическим моделированием на ЭВМ понимается весь комплекс вопросов, связанных с составлением математической модели устройства и ее использованием в процедурах расчета, анализа, оптимизации и синтеза с применением вычислительной техники. Математической моделью называют совокупность математических объектов и отношений между ними, которая адекватно отражает свойства проектируемого объекта с требуемой степенью точности. Математическое моделирование имеет следующие преимущества по сравнению с макетированием:

∙ возможность анализа выходных параметров и характеристик схемы в предельных и запредельных режимах, физическая реализация которых опасна для макета; 160