- •Общие требования к разрабатываемому процессору:
- •Структура системы
- •Архитектура внешних выводов
- •Выбор форматов данных
- •5) Определение модели памяти и структуры регистровой памяти Модель памяти
- •1 Гбайт
- •0.5 Гбайт
- •0.5 Гбайт
- •2 Гбайт
- •2 Гбайт
- •6) Форматы команд Способы адресации
- •Форматы команд
- •7) Система команд
- •Внутренняя организация
- •Структурно-функциональная схема процессора
- •Основные алгоритмы функционирования
- •Чтение команды из озу
- •Декодирование команды
- •Обработка регистровой команды (rg-rg)
- •Обработка команды типа регистр – память (rg-озу)
- •Обработка условного ввода / вывода (в/в)
- •Обработка безусловных переходов (б/п)
- •Обработка условных переходов (у/п)
- •Обработка прерываний
- •10) Алгоритмы выполнения отдельных операций Выборка команды
- •Арифметические и логические операции
- •Передача управления
- •11) Вывод
- •2) Система команд.
- •12) Список использованной литературы.
Министерство образования и науки Российской Федерации
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
"ЛЭТИ" ИМЕНИ В.И. УЛЬЯНОВА (ЛЕНИНА)
Пояснительная записка к курсовому проекту по дисциплине "Архитектура ЭВМ"
Выполнил: Шальнев К.А
Гр. 8361
Вариант №23
Проверил: Анисимов А.В.
Санкт Петербург
2011
Содержание:
-
Техническое задание…………………………………………………………стр.3
-
Структура системы………………………………………………………….. стр.4
-
Архитектура внешних выводов…………………………………………….. стр.5
-
Выбор формата данных…………………………………………………….. стр.6
-
Определение модели памяти и структура регистровой памяти………….. стр.7
-
Форматы команд…………………………………………………………….. стр.9
-
Система команд……………………………………………………………… стр.10
-
Внутренняя организация……………………………………………………. стр.12
-
Основные алгоритмы функционирования………………………………… стр.15
-
Алгоритмы выполнения отдельных операций……………………………. стр.18
-
Вывод………………………………………………………………………… стр.20
-
Список лит-ры………………………………………………………………. стр.21
Общие требования к разрабатываемому процессору: 3
2)Структура системы 4
3)Архитектура внешних выводов 5
5) Определение модели памяти и структуры регистровой памяти 7
Модель памяти 7
Способы адресации 9
Форматы команд 10
7) Система команд 11
Обращение пересылки 11
Арифметические операции с ФТ 11
Логические оперции с ФТ 11
Команды переходов и прерываний 11
Операции управления 12
Арифметические операции с ПТ 12
8)Внутренняя организация 13
Структурно-функциональная схема процессора 14
9)Основные алгоритмы функционирования 16
Чтение команды из ОЗУ 17
Декодирование команды 17
Обработка регистровой команды (RG-RG) 18
Обработка команды типа регистр – память (RG-ОЗУ) 18
Обработка условного ввода / вывода (В/В) 18
Обработка безусловных переходов (Б/П) 19
Обработка условных переходов (У/П) 19
Обработка прерываний 19
10) Алгоритмы выполнения отдельных операций 19
Выборка команды 19
Арифметические и логические операции 20
Передача управления 21
11) Вывод 22
12) Список использованной литературы. 23
1) Техническое задание:
Курсовой проект посвящается разработке программной модели однокристального RISC-процессора. Проектируется процессор общего назначения, предназначенный для использования в качестве центрального процессора рабочей станции, ориентированной на работу в многопользовательском режиме.
Общие требования к разрабатываемому процессору:
Система команд должна удовлетворять следующим требованиям:
-
Операции обращения к памяти отделены от операций, связанных с обработкой данных
-
Операции, связанные с преобразованием данных, выполняются по принципу регистр-регистр.
-
В общем случае аппаратно поддерживаются операции над целыми числами со знаком и без знака, а также над числами, представленными в формате с плавающей точкой(ПТ).
-
Система команд должна быть функционально полной и включать команды общего назначения, команды для обработки чисел с ПТ и привилегированные команды.
-
Процессор должен иметь векторную систему прерываний
-
Для процессора должны быть предусмотрены механизмы поддержки многозадачности.
-
Процессоры должны иметь встроенную кеш-память.
Исходные данные:
№ варианта |
23 |
Формат данных (бит) |
8 32 64 |
Регистровая память: Количество (шт.) Тип Разрядность (бит) |
32 универсальные 32 |
Шина адреса/данные |
Совмещенная |
Наличие сопроцессора |
Нету |
Основная память: Размер (МБ) Разрядность шины данных |
4096 32 |
Ввод-вывод |
Изолированный |
Адресность |
2 |
Способ адресации |
Относительная Косвенная |
-
Структура системы
Разрабатываемый процессор предназначен для использования в качестве центрального процессора рабочей станции. Обобщенная структура рабочей станции показана на рисунке.
Процессорный
кристалл ОЗУ Процес-сорный
кристалл
ЦП
Кэш-память
команд Блок
интер-фейса Кэш-память
данных
Системная шина
Системный
ЧИП Системное
ПЗУ
Шина
ввода-вывода
Контроллер
SCSI Видео-адаптер Контроллер
ввода-вывода Сетевой адаптер
В состав станции входят:
- процессорный кристалл, составляющий предмет разработки;
- ОЗУ;
- системный чип;
- контроллеры внешних устройств;
- видеоадаптер.
Имеются две шины – быстрая системная шина и шина ввода-вывода, разделенные системным чипом. В качестве шины ввода-вывода обычно используется стандартная шина, например PCI. Системный чип (чипы) содержит внешнюю логику (таймеры, часы реального времени, и т. п.).
-
Архитектура внешних выводов
Сигнал ALE используется для фиксации адреса на внешнем регистре-защелке, а пара сигналов HLD и HLDA –для реализации механизма захвата шины. Сигналы INT и INTA – являются сигналами запроса и потверждения прерывания. Если на корпусе имеется достаточное число свободных выводов, то целесообразно ввести несколько уровней запроса на прерывание.
Линии RD(чтение),WR(запись),IN(ввод),OUT(Вывод),BHE(Разрешение записи старшего байта)задают выполняемую на шине операцию.
Линия FRAME используется для организации режима пакетного обмена между ОЗУ и внутренними кэшами. Появление данного сигнала на шине означает начало транзакции, а снятие – что следующий цикл передачи данных на шине является последним.
Сигнал WAIT используется для организации взаимодействия с внешним математическим сопроцессором. На контакт WAIT поступает сигнал от сопроцессора об окончании вычислений. Контакт READY (Готовность) служит для приема сигнала готовности от медленных внешних устройств. Назначения выводов питания, RESET и CLC (Синхронизация) очевидны.