- •1. Архитектура эвм. Осн-е хар-ки
- •2. Базовые топологии сети. Общая шина
- •3. Базовые топологии. Звезда.
- •4. Базовые топологии. Кольцо
- •6. Виды лвс. ''клиент-сервер''
- •7. Иерархическая структура по
- •8. Классиф-я телеком. Вс
- •9. Классификация эвм.
- •10. Кодирование чисел в эвм
- •11. Конвейериз-я вычисл. Технологии mmx и 3d Now!
- •Предсказатель переходов
- •Статическое предсказание
- •Динамическое предсказание
- •13 Логические операции. Основные правила алгебры логики
- •14. Локальные вычислительные сети (лвс)
- •15. Математический сопроцессор
- •16. Мама совр. Пэвм. Основные элементы
- •17. Методы доступа. По приоритету запроса
- •18. Методы доступа. С передачей маркера
- •19. Методы доступа . Множ. Доступ с контролем несущей
- •21. Назначение и состав по вс
- •24. Общее уст-во эвм
- •25. Аппаратная реализация оп
- •26. Ram. Назначение. Лог. Распределение
- •27. Переферийные уст-ва
- •28. Пакетная орг-я передачи данных
- •29. Платы сетевого адаптера
- •Коаксиальный кабель
- •Типы коаксиальных кабелей
- •Тонкий коаксиальный кабель
- •Толстый коаксиальный кабель
- •Витая пара
- •Неэкранированная витая пара
- •Экранированная витая пара
- •Компоненты кабельной системы
- •Оптоволоконный кабель
- •Строение
- •31. Представление чисел в эвм с плавающей точкой
- •32. Представление чисел в эвм с фиксированной точкой
- •33. Принципы и режимы работы эвм
- •34. Принципы построения эвм
- •35. Принципы работы и типы протоколов
- •39. Система команд эвм
- •40. Системное по
- •41. Системные ресурсы пэвм. Dma
- •42. Системные ресурсы пэвм. Линии запросаов на прер-е
- •43. Сиситемы счисления. Позиционная сс
- •44. Способы адресации в эвм
- •45. Стек протоколов tcp/ip
- •46. Требования к разработке по
- •47. Представл инфо. Способы передачи данных
- •48. Функ Сетевого Адаптера. Специализированные платы са
- •50. Цп. Назнач-е и осн. Хар-ки
- •51. Шины эвм
- •52. Эволюция эвм. Аналоговые и цифровые уст-ва.
- •54. Взаимод-е узлов и уст-в в эвм при выполн-и осн. Команд
Предсказатель переходов
Модуль предсказания условных переходов (англ. Branch Prediction Unit) — устройство, входящее в состав микропроцессоров, имеющих конвейерную архитектуру, определяющее направление ветвлений (предсказывающее, будет ли выполнен условный переход) в исполняемой программе. Предсказание ветвлений позволяет осуществлять предварительную выборку инструкций и данных из памяти, а также выполнять инструкции, находящиеся после условного перехода, до того, как он будет выполнен. Предсказатель переходов является неотъемлемой частью всех современных суперскалярных микропроцессоров, так как в большинстве случаев (точность предсказания переходов в современных процессорах превышает 90 %) позволяет оптимально использовать вычислительные ресурсы процессора.[1]
Существует два основных метода предсказания переходов: статический и динамический.
Статическое предсказание
Статические методы предсказания ветвлений являются наиболее простыми. Суть этих методов состоит в том, что различные типы переходов либо выполняются всегда, либо не выполняются никогда. В современных процессорах статические методы используются лишь в том случае, когда невозможно использование динамического предсказания.
Примерами статического предсказания могут служить тривиальное предсказание переходов, применявшееся в ранних процессорах архитектуры SPARC и MIPS(предполагается, что условные переходы никогда не выполняются), а также статическое предсказание, использующееся в современных процессорах в качестве «подстраховки» (предполагается, что любой обратный переход, т.е. переход на более младшие адреса, является циклом и выполняется, а любой прямой переход, т.е. на более старшие адреса, не выполняется).
Динамическое предсказание
Динамические методы, широко используемые в современных процессорах, подразумевают анализ истории ветвлений. Примером динамического предсказания может служить двухуровневый адаптивный исторический алгоритм (англ. Bimodal branch prediction), использовавшийся процессорами архитектуры P6 (анализируется таблица истории переходов, содержащая младшие значимые биты адреса инструкции и соответствующую им вероятность условного перехода: «скорее всего, будет выполнен», «возможно, будет выполнен», «возможно, не будет выполнен», «скорее всего, не будет выполнен» и обновляемая после каждого перехода).
12. Кэш-память процессора
Кэш-память сущ-но влияет на производ-ть всей системы, а именно ЦП, МП и жестк. дисков. Физ-ки она сост. из эл-тов с малым временем доступа. Обмен дан-ми м/у проц-ром и памятью (оперативн. и внешн.) осущ-ся ч/з кэш-память. Дан-е из ОП попадают в кэш-память и оттуда счит-ся проц-ром. Преимущество кэш-памяти в том, что при повторн. обращ-и к памяти уже нет необх-ти считывать дан-е из медл-й ОП и инфо предост-ся проц-ру без задержки. Координацию потоков дан-х осущ-ет контроллер, кот. сообщ. проц-ру, есть ли в кэш-памяти необх. дан-е. Кэш-память сост. из 3 элементов: *кэш-память дан-х (Data Ram) – содерж. в себе дан-е; *кэш-память адресов (Tag Ram) – содерж. инф-цию о местополож-и дан-х; *контроллер кэш-памяти. Работа проц-ра осущ-ся в след. послед-ти: при необх-ти получить дан-е проц-р обращ-ся к кэш-памяти адресов. Если на основании анализа адресов дан-х проц-р опр-ет, что требуемой инф-ции в кэш-памяти нет, то он обращ-ся к ОП. Обмен дан-ми м/у проц-ром и кэшем осущ-ся по двойной независимой шине, работающей быстрее системной. Объем кэшируемой памяти опр-ся возм-тями «северного моста» Для повыш-я произв-ти ВС путем согласов-я ск-ти работы ЦП и внешн. кэш-памяти в состав проц-ра включают кэш-память 1-го ур-ня.