- •1. Величины и способы формирования напряжений логических уровней. Высокоимпедансное состояние выхода.
- •2. Вычитание чисел в обратном и дополнительном кодах.
- •3. Вычитатель, работающий в дополнительном коде.
- •4. Вычитатель, работающий в обратном коде.
- •5. Иерархия шин современных персональных компьютеров. Структура пэвм.
- •6. Конфигурируемая логическая матрица и-или.
- •7. Методы выбора микропроцессоров
- •8. Многовходовой элемент логического умножения: схема монтажного «и»
- •9. Обмен по магистрали с мультиплексированной шиной адрес/данные.
- •10. Обмен по магистрали с разделенными шинами адрес/данные
- •12. Параллельный сумматор.
- •13. Полувычитатель и вычитатель
- •14. Полусумматоры и сумматоры
- •15. Понятие макроячейки программируемых логических интегральный схем.
- •17. Последовательный сумматор
- •18. Построение комбинационных схем по булевой функции, заданной таблицей истинности.
- •19. Правила перевода чисел из одной системы счисления в другую
- •20. Представление информации в эвм. Представление чисел в обратном и дополнительном коде. Числа с плавающей и фиксированной запятой.
- •21. Представление команд в эвм. Cisc, risc, нульоперандные процессоры.
- •22. Принципы фон Неймана.
- •23. Программируемые логические интегральные схемы: основные понятия.
- •24. Системы счисления. Их виды. Способы записи чисел.
- •25. Состав и назначение элементов процессора. Функции алу.
- •26. Способ построения двунаправленного буферного элемента.
- •27. Способ построения трехстабильного буферного элемента.
- •28. Способы табличного и модульного умножения.
- •29. Способы умножения чисел.
- •30. Табличные и модульные умножители.
- •31. Умножитель, использующий многократное сложение.
- •32. Умножитель, использующий операции сложения и сдвига.
- •33. Универсальный сумматор-вычитатель, работающий в дополнительном коде.
- •3 4. Условные графические обозначения микросхем.
- •35. Физические принципы построения вычислительных машин. Классификация эвм.
- •36. Элементы алгебры логики. Законы булевой алгебры.
- •37. Элементы микропроцессорных систем: постоянная и оперативная память.
- •38. Элементы микропроцессорных систем: регистры, дешифраторы, шифраторы.
- •39. Элементы микропроцессорных систем: счетчики, мультиплексоры.
- •40. Элементы микропроцессорных систем: триггеры и регистры.
- •41. Этапы развития вычислительной техники, поколения и перспективы развития эвм.
- •42. Физические принципы построения вычислительных машин.
4. Вычитатель, работающий в обратном коде.
Выполним вычитание 3-х разрядных двоичных чисел A-B. Вычитатель основан на 3-х сумматорах и 3 инверторах. Числа поразрядно подаются на каждый из сумматоров, причем число B отрицательное, поэтому инвертируется. На выходе получаем результат S1,S2,S3. Перенос осуществляется из младшего разряда (Cout j) в старший (Cin j+1). Из старшего разряда переносится в младший разряд (Сin 0) , согласно правилам вычитания в обратном коде Т.о. осуществляется перенос из знакового разряда, добавляется 1 к младшему разряду результата
5. Иерархия шин современных персональных компьютеров. Структура пэвм.
Данная структура основана на иерархии шин, то есть все устройства, подключаемые к микропроцессору, разделены на группы по производительности. При этом каждой группе соответствует своя магистраль с соответствующей пропускной способностью.
КЭШ- это оперативное запоминающее устройство, которое может быть реализовано внутри процессора (КЭШ L1), либо вне процессора (КЭШ L2).
Самая быстродействующая- шина КЭШа. К шине процессора подключается Северный мост, ОЗУ и контроллер AGP. К шине ISA подключается устройство информационного обмена SUPER I/O.
BIOS- базовая система ввода/вывода. Одним из главных определяющих производительность процессора является производительность северного моста и системы памяти.
6. Конфигурируемая логическая матрица и-или.
ПЛМ – решетка проводников, соединения между столбцами и строками которой задаются с помощбю логических переменных. Типовая ПЛМ И-ИЛИ. Состоит из 2-х матриц (м-цы И и м-цы ИЛИ)
А=X1X2|X3 B=X1|X2 C=|X1|X2|X3 D=A+B+|C E=A+B+C
x1
x2
x3
7. Методы выбора микропроцессоров
Выбор микропроцессора по критерию производительности.
Метод смеси команд.
Критерий производительности предполагает то, что до определения его значения необходимо знать реализуемый алгоритм и частотный состав операций в нем используемых. Это является недостатком метода, так как чаще всего на этапе выбора элементной базы алгоритм программного обеспечения известен лишь рамочно. Преимуществом метода является то, что в нем минимум субъективности и его простота.
Например,
αi- частотность (вес алгоритмического действия)
n- количество факторов
Выбирается тот процессор, у которого значение P больше.
Выбор микропроцессора по критерию критического уровня.
Данный метод основан на использовании эталона- некоторого виртуального наиболее желаемого варианта устройства. Эталон определяется исходя из требований предметной области.
В качестве критерия выбора используется эвклидово расстояние альтернативы от эталона. Стало быть выбирается тот процессор, который является максимально близким к эталону, то есть значение критерия которого минимально.
Формула вычисления значения критерия:
i- номер фактора выбора
j- номер альтернативы
n- количество факторов выбора
Pi,j – относительное значение фактора, которое вычисляется как отношение непосредственно значение фактора к значению фактора эталонного процессора
ωi– вес i-го фактора, который должен быть нормализован, то есть
Преимущества: четкая нормализация
Недостаток: необходимость наличия эталонного процессора.
С помощью рассмотренных и ряда других критериев выбора осуществляется выбор как элементной базы (аппаратуры), готовых электронных устройств, программного обеспечения, а так же структур и схем.