Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Лекции ИПУ.doc
Скачиваний:
5
Добавлен:
22.04.2019
Размер:
1.12 Mб
Скачать

Литература

Основная

  1. Калабеков Б.А. Цифровые устройства и Интерфейсы переферийных устройств. – М.: Горячая линия-Телеком, 2005. – 336 с.: ил.

  2. Интерфейсы переферийных устройств / Под ред. Д.В. Пузанкова. – СПб.: Политехника, 2003. – 935 с.: ил.

Дополнительная

  1. Бройдо В.Л. Вычислительные системы, сети телекоммуникации. - СПб.: Питер, 2005. – 568 с.

  2. Хамахер К. Организация ЭВМ. – СПб.: Питер, 2003. – 848 с.: ил.

Специальность (шифр), форма обучения

Вычислительные машины, комплексы, системы и сети (230101.65), очная

Название дисциплины

Интерфейсы переферийных устройств

Курс, семестр

IV, VIII

Ф.И.О. преподавателя – разработчика материалов

Ткачук И.Ю.

Лекция 8

Раздел 5. Стандартные интерфейсы.

Тема 5.1. Связные интерфейсы. Параллельный интерфейс Centronics. План

  • Интерфейс Cetronics.

  • Двунаправленные режимы обмена.

  • Режимы EPP и ECP.

  • Особенности последовательных интерфейсов.

  • Общие недостатки и достоинства.

  • Асинхронный режим обмена на примере последовательного порта компьютера.

Назначение сигналов isa

Вкратце о сигналах ISA уже говорилось в разделе 2.2. Рассмотрим назначение основных, наиболее часто используемых сигналов магистрали ISA подробнее.

  • SA0...SA19 — фиксируемые адресные разряды (они действительны в течение всего цикла обмена). 16-разрядным словам соответствуют четные адреса (SA0=0).

  • LA17...LA23 — нефиксируемые адресные разряды. Используются для адресации памяти. Действительны только в начале цикла обмена (в адресной фазе).

  • BALE — сигнал стробирования адресных разрядов (действительности адреса соответствует отрицательный фронт сигнала). Основное назначение — фиксация нефиксированных адресных разрядов в регистре-защелке.

  • -SBHE — сигнал типа цикла передачи данных (8-ми или 16-разрядный цикл). Активен при передаче старшего байта.

  • SD0...SD15 — разряды данных. По линиям SD0...SD7 передается младший байт, по линиям SD8...SD15 — старший байт.

  • -SMEMR, -MEMR — стробы чтения данных из памяти. Сигнал -SMEMR вырабатывается только при обращении к адресам, не превышающим FFFFF (находящимся в пределах младшего 1 Мбайта), а сигнал -MEMR — при обращении ко всем адресам памяти.

  • -SMEMW, -MEMW — стробы записи данных в память. Сигнал -SMEMW вырабатывается только при обращении к адресам, не превышающим FFFFF (находящимся в пределах младшего 1 Мбайта), сигнал -MEMW — при обращении ко всем адресам памяти.

  • -IOR — строб чтения данных из устройств ввода/вывода. При активном сигнале адресуемое устройство ввода/вывода должно выдать свои данные на шину данных.

  • -IOW — строб записи данных в устройства ввода/вывода. По этому сигналу адресуемое устройство ввода/вывода должно принять данные с шины данных.

  • -MEM CS16 — сигнал выставляется памятью для сообщения задатчику о том, что она имеет 16-разрядную организацию. Вырабатывается в ответ на распознавание адреса памяти.

  • -I/O CS16 — сигнал выставляется устройством ввода/вывода для сообщения задатчику о том, что оно имеет 16-разрядную организацию, и необходим 16-разрядный цикл обмена. Вырабатывается в ответ на распознавание своего адреса.

  • I/O CH RDY — сигнал снимается (делается низким) исполнителем (устройством ввода/вывода или памятью) по переднему фронту сигналов -IOR и -IOW в случае, если он не успевает выполнить нужную операцию в темпе задатчика. То есть этот сигнал используется для асинхронного обмена по магистрали.

  • -I/O CH CK — сигнал вырабатывается любым исполнителем (устройством ввода/вывода или памятью) для информирования задатчика о фатальной ошибке, например, об ошибке четности при доступе к памяти.

  • -0WS — сигнал выставляется исполнителем для информирования задатчика о необходимости проведения цикла обмена без вставки такта ожидания.

  • -REFRESH — сигнал регенерации, выставляется контроллером регенерации для информирования всех устройств на магистрали о выполнении циклов регенерации динамической памяти компьютера.

  • RESET DRV — сигнал сброса в начальное состояние всех устройств на магистрали. Вырабатывается центральным процессором при включении или сбое питания, а также при нажатии на кнопку сброса RESET компьютера.

  • SYSCLK — сигнал системного тактового генератора, тактовый сигнал магистрали. В большинстве компьютеров его частота равна 8 МГц независимо от тактовой частоты процессора.

  • OSC — не синхронизированный с SYSCLK сигнал кварцевого генератора с частотой 14,31818 МГц.

  • IRQ — сигналы запроса радиальных прерываний. Запросом является положительный переход на соответствующей линии IRQ.

  • DRQ — сигналы запроса ПДП.

  • -DACK — сигналы предоставления ПДП.

  • AEN — сигнал выбора устройства, запросившего ПДП. Отключает все остальные устройства, не участвующие в данном цикле ПДП.