- •1 Основы алгебры логики
- •1.1 Понятие о логических функциях
- •Функции одной и двух переменных
- •2.1Булевы функции одной переменной
- •Булевы функции двух переменных
- •2.3 Понятие базиса и функционально-полного базиса
- •Основные аксиомы и тождества алгебры логики
- •Способы задания Булевых функций
- •3.1 Описательный способ:
- •3.2 Аналитический метод:
- •3.2.1Совершенная дизъюнктивная нормальная форма (сднф)
- •3.2.2 Совершенная конъюнктивная нормальная форма (скнф)
- •3.2.3Таблица истинности и последовательность значений наборов переменных
- •3.2.4 Геометрический способ представления функций алгебры логики (фал) (кубические комплексы)
- •3.2.5 Временные диаграммы
- •3.2.6 Функциональные схемы
- •3.2.7 Взаимные преобразования способов представления фал
- •4. Основные характеристики и параметры логических элементов
- •4.1 Цифровые устройства и их классификация (из инета)
- •4.2 Передаточные характеристики
- •4.3 Входная характеристика
- •4.4 Выходная характеристика
- •4.5 Нагрузочная способность
- •5. Базовые логические элементы
- •5.1 Структура логических элементов
- •5.1.1 Логические устройства диодной логики
- •5.1.2 Простой усилительно-формирующий каскад
- •5.1.3Сложный усилительно-формирующий каскад (двухтактный)
- •5.2 Базовый элемент ттл-логики
- •5.2.5 Модификации базовых элементов
- •5.3 Ттлш-логический элемент
- •5.3 Базовые элементы кмоп логики, преимущества
- •6. Синтез комбинационных устройств
- •6.1 Основные этапы неавтоматизированного синтеза комбинационных устройств.
- •6.2 Минимизация цифровых устройств
- •6.2.1 Аналитическая минимизация фал
- •6.2.2 Минимизация фал на основе карт Карно
- •6.2.3 Смысл и применимость методов минимизации при синтезе цифровых устройств.
- •6.3 Приведение фал к заданному базису.(и-не, или-не, и-или-не)
- •Типовые комбинационные устройства
- •7.1 Типовые комбинационные цифровые устройства.
- •Преобразователи кодов
- •Шифраторы (кодеры) и дешифраторы (декодеры)
- •Мультиплексоры и демультиплексоры (Концентраторы)
- •7.5 Сумматоры
- •Компараторы кодов
- •8 Последовательностные устройства
- •8.1 Обобщённая схема последовательностного устройства
- •8.2 Понятие об автоматах Мили и Мура
- •9 Триггеры
- •9.1 Классификация
- •9.2.1 Асинхронный rs-триггер
- •9.2.2 Синхронизируемый уровнем
- •9.2.4 Двухтактный rs-триггер
- •9.3.1 Асинхронный d–триггер
- •9.3.4 Двухтактный d–триггер
- •9.4.1 Асинхронный
- •9.4.3 Синхронизируемый фронтом jk-триггер
- •9.4.4 Двухтактный jk-триггер
- •10. Типовые последовательностные устройства
- •10.1 Регистры
- •10.1.1 Классификация
- •10.2 Счетчики.
- •10.2.1 Классификация счетчиков.
- •10.2.3 Асинхронные двоичные счётчики
- •10.2.4 Суммирующие. Схема. Быстродействие
- •10.2.5 Вычитающий счетчик. Схема. Быстродействие.
- •10.2.6 Реверсивные счетчики
- •10.2.8 Счётчики с параллельным переносом
- •10.2.9 Счетчик с групповым переносом.
- •10 .3 Генератор чисел
- •10.4 Распределители импульсов
- •11.Цифрово-аналоговые преобразователи
- •11.1 Классификация цап
- •12 Аналого-цифровые преобразователи (ацп). Методы построения.
- •Параллельные ацп
- •Последовательно-параллельные ацп
- •Ацп последовательного приближения
- •Интегрирующие(равертывающего) ацп
- •Следящие ацп:
- •Сигма-дельта ацп
- •Тема 13. Общие принципы построения и функционирования компьютеров
- •13Машина фон Неймана
- •13.1.2 Машины Гарвардского и Принстонского классов
- •13.2 Организация памяти эвм
- •13.3 Микропроцессоры
- •Интерфейсы эвм
- •Общая организация систем обработки данных как совокупности аппаратных и программных средств.
- •14 Локальные и глобальные вычислительные сети.
- •15 Проблемы безопасности компьютерных сетей
8 Последовательностные устройства
Проектирование последовательностных схем
Общие положения
8.1 Обобщённая схема последовательностного устройства
К последовательностным устройствам относятся регистры, счётчики и генераторы чисел (распределители импульсов).
Регистр – это функциональный узел, выполняющий хранение и сдвиг кодов.
Счётчик – это преобразователь числа импульсов в код.
Генератор чисел – функциональный узел, дающий последовательность кодов на выходе.
В самом обобщённом виде структуру последовательной схемы можно представить в следующем виде:
Рис.1. Обобщенная структурная схема последовательностного устройства.
8.2 Понятие об автоматах Мили и Мура
Система уравнений, описывающая структурную, схему содержит уравнения, связывающие значения функций возбуждения с входными сигналами и состояниями элементов памяти и функции выходов, связывающие значения выходных сигналов с входными сигналами и текущими состояниями. Комбинационное устройство 2 может отсутствовать.
Любой набор входных сигналов должен вызывать конечное число изменений выходных сигналов автомата. Обычно – это лишь одно изменение. В этом случае автомат будет называться устойчивым. Условие устойчивости записывается в следующем виде:
если ,
то , т.е.
второго переключения не происходит.
Синтез последовательностной схемы сводится к:
определению количества элементов памяти и их типа;
синтезу комбинационной схемы 1 в выбранном базисе;
синтезу комбинационной схемы 2 в выбранном базисе.
Функционирование последовательностных узлов чаще всего представляется таблицей состояний (эквивалент таблицы истинности для комбинационных схем), либо в виде графа состояний. Вершины графа - это состояния обозначаемые кружками (в кружках записываются коды соответствующие состояниям). Вершины соединяются дугами, у которых пишутся значения переменных, при которых происходит данный переход. На первом этапе проектирования определяется количество состояний и строится граф переключений.
Пример: при при
Т акое устройство, однако, не отвечает условиям устойчивости, т.к. при происходит переход из 0 в 1 и обратно. Вводя дополнительные внутренние состояния можно исключить неустойчивость.
Н а втором этапе осуществляется выбор элементов памяти и определение функции возбуждения. Очень часто может быть осуществлена декомпозиция последовательного узла. Для таких узлов как регистры и счётчики в большинстве случаев можно осуществить поразрядную декомпозицию. Триггеры последовательностных узлов могут синтезироваться как и комбинационные узлы, но предпочтительно использовать симметричные структуры изученные ранее (R,S; D; JК и др.). Синтез на основе триггеров носит название словарного метода.
9 Триггеры
9.1 Классификация
Интегральный триггер в общем случае состоит из статистической ячейки памяти (Б.Я.–бистабильная ячейка) и схемы управления.
Рис.1. Обобщенная схема интегрального триггера.
Бистабильная ячейка представляет собой запоминающий элемент на двух инвертирующих логических элементах с перекрестными связями. Структурные схемы и условные обозначения бистабильной ячейки в базисах И-НЕ и ИЛИ-НЕ приведены на рис.2а и 2б соответственно.
Рис.2. Функциональные схемы триггеров на логических
элементах И-НЕ (а) и ИЛИ-НЕ (б).
Триггер является парафазным или однофазным в зависимости от числа используемых выходов(2 или 1). S–set, R–reset. Для триггера в базисе И-НЕ запрещена комбинация 0,0 на входе, а для триггера на ИЛИ-НЕ 1,1. При одновременном снятии сигналов соответствующих запрещенной комбинации триггер окажется в непредсказуемом состоянии. Состояния триггеров определяются таблицами 1а и 1б соответственно.
х–неопределенное состояние.
Таблица 1а. Состояний триггера на элементах И-НЕ.
S |
R |
Q |
Q |
0 |
0 |
X |
X |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
Q(t–1) |
Qn–1 |
Таблица 1б. Состояний триггера на элементах ИЛИ-НЕ.
S |
R |
Q |
Q |
0 |
0 |
Qn–1 |
Qn–1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
X |
X |
В зависимости от типа используемых элементов памяти подразделяют: статические, статико–динамические, динамические триггеры.
Триггеры, использующие статические элементы памяти могут быть статическими или динамическими. Динамические триггеры строятся в основном на МДП-транзисторах.
По способу записи входной информации триггеры делятся на асинхронные и синхронные (тактируемые).
В асинхронном триггере запись происходит при смене управляющих сигналов, то есть выходная информация в любой момент времени соответствует – выходной (с поправкой на время переходных процессов).
Если изменение состояния триггера возможно лишь при подаче на специальный вход С синхронизирующего (тактирующего) импульса, то такой триггер называют синхронным. Эти триггеры могут синхронизировать уровнем или фронтом (срезом) синхроимпульса.
Таким образом, по способу управления триггера входными и синхросигналами различают:
–управляемые уровнем синхроимпульса;
–управляемые фронтом (срезом) тактовых сигналов (для синхронизации);
– управляемые фронтом срезом информационных сигналов (для асинхронных);
– двухступенчатые (состоящие из двух триггеров–главного и вспомогательного).
Основная особенность триггеров, управляемых уровнем синхронизирующего сигнала, состоит в том, что информация на входе передается на выход во время действия уровня синхросигнала и изменение её в это время недопустимо (повлечёт изменение состояния). Помехозащищённость синхронных триггеров выше, так как помеха может повлиять на состояние триггера лишь в течении малого времени действия синхроимпульса. Применение синхронных триггеров позволяет существенно упростить цифровые устройства и их проектирование потому, что упрощается борьба с состязаниями в логических цепях.
В триггерах синхронизируемых фронтом состояние изменяется лишь один раз за время действия синхроимпульса в момент его фронта (спада). .
Двухступенчатые триггеры содержат две бистабильные ячейки со своими схемами управления. Главный триггер выполняет основную логическую функцию, а вспомогательный предназначен для последующего запоминания состояния главного триггера.
Управляющая связь между ними может осуществляться тремя способами:
– инверсией тактового импульса;
– блокировкой входов вспомогательного триггера сигналами со схемы управления главным триггером;
– блокировкой входов главного триггера сигналами управления вспомогательным триггером.
В двухступенчатых триггерах главный и вспомогательный триггеры срабатывают в различные моменты времени.
В зависимости от логической функции, выполняемой схемой управления, различают следующие основные триггеров:
RS – триггеры; Д – триггеры; ДV – триггеры; IK – триггеры; T – триггеры;
TV – триггеры.
9.2 RS–триггеры