- •Введение.
- •1. Разработка архитектуры микрокомпьютера.
- •1.1 Проектирование алгоритмов, выбор состава макроопераций, проектирование задач.
- •1.2 Разработка обобщённой структуры микро эвм на основе алгоритмов решения задач.
- •1.3 Синтез операционных автоматов для процессорных элементов микро эвм.
- •1.4 Разработка управляющих автоматов для процессорных элементов микро эвм.
- •2. Разработка структурной схемы микро эвм.
- •2.1 Эмуляция оа в микропроцессорной среде с разрядно-модульной организацией.
- •2.2 Эмуляция уа в микропроцессорной суам.
- •2.3 Проектирование уу микро эвм.
- •2.3.1 Процесс взаимодействия центральной и периферийной эвм.
- •2.3.2 Устройство управления микро эвм.
- •3. Проектирование структуры микро эвм.
- •3.1 Проектирование памяти микро эвм.
- •3.1.1 Проектирование локальной памяти процессорного элемента.
- •3.1.2 Проектирование системы пзу и озу.
- •3.1.3 Разработка системы адресации.
- •3.2 Разработка системы ввода-вывода и системы прерываний.
- •3.2.1 Разработка системы ввода-вывода.
- •3.2.2 Разработка системы прерываний.
- •3.3 Проектирование системы пдп.
- •3.4 Разработка внутреннего интерфейса микрокомпьютера.
- •4. Разработка микропрограммного обеспечения.
- •4.1 Микропрограммная интерпретация команд языка компьютера.
- •4.2 Разработка программы арифметической операции.
- •4.3 Разработка служебного программного обеспечения.
- •Заключение.
3. Проектирование структуры микро эвм.
3.1 Проектирование памяти микро эвм.
3.1.1 Проектирование локальной памяти процессорного элемента.
В локальной памяти процессорного элемента хранится микропрограммная интерпретация команд (микрокоманд) компьютера. Очевидно, что количество микросхем модулей памяти определяется двумя факторами:
разрядностью ПЗУ;
разрядностью регистра микрокоманд.
С учетом заданной микросхемы (556РТ14), функциональную схему локальной памяти процессорного элемента можно представить, как показано на рис. 12.
Адрес с выхода СУАМ поступает на адресные входы блока ПЗУ, и на выходных шинах микросхем появляется микрокоманда, поступающая в Рг.Мк.
Рис. 12. Функциональная схема локальной памяти процессорного элемента
3.1.2 Проектирование системы пзу и озу.
Очевидно, что прикладные программы и другое служебное программное обеспечение находится в оперативном запоминающем устройстве, причем необходимо часть памяти организовать на ПЗУ. В этом случае в нем можно разместить наиболее часто используемые программы, например тест памяти и программу для расчета заданной арифметической операции. С учетом того, что данная микро ЭВМ является специализированной, в ПЗУ можно разместить и обработчики прерываний, которые могут произойти от внешних устройств (портов) центральной ЭВМ или устройства управления.
Обобщенную структурную схему ОЗУ можно представить как показано на рис. 13. Подробная принципиальная схема приведена в приложении 1.
3.1.3 Разработка системы адресации.
В разрабатываемой микро ЭВМ поддерживаются следующие методы адресации:
прямая;
непосредственная;
автоинкрементная;
относительная.
Для поддержки перечисленных методов адресации в структуре микро ЭВМ предусмотрен ряд аппаратной поддержки (наличие дополнительных управляющих регистров).
Рассмотрим данные методы адресации и их аппаратную поддержку более подробно.
Прямая адресация.
При считывании команды из памяти в регистр команд вместе с кодом операции попадает адрес первого операнда в выполняемом действии, который может быть передан в блок обработки данных через регистр Рг.ADR. (при наличии соответствующих управляющих сигналов в Рг.Мк.), второй адрес операнда необходимо получить считав в регистр входных данных следующее слово команды из памяти.
2. Непосредственная.
При данном способе адресации в теле команды присутствует сам операнд. Таким образом в регистр команд попадает только код операции, а параметр считывается на следующем такте в регистр входных данных. При реализации данного метода адресации дополнительного аппаратного оборудования не требуется.
3. Автоинкрементная.
При данном способе адресации в качестве номера автоинкрементного регистра используется одно из полей считанного в регистр команд слова. Для аппаратной поддержки данного способа адресации используется регистр с возможностью переключения его выходных шин в третье состояние (высокого сопротивления), выходы которого коммутируются на адресные входы А и В блока обработки данных (МПС).
Рис. 13 Структурная схема ОЗУ.
4. Относительная.
При реализации данного метода адресации были учтены следующие обстоятельства: При считывании слова из оперативной памяти в регистр команд попадает поле (смещение) адресуемого операнда. Это поле может быть передано в блок обработки данных для вычисления исполнительного адреса, в случае, если выставлены разрешающие сигналы в Рг.Мк. Передача этого поля в БОД осуществляется через регистр ADR, который коммутируется на входы данных МПС и имеет возможность переключения своих входных шин в состояние высокого сопротивления.
Обобщая все выше сказанное, можем представить регистр команд в виде, показанном на рис. 14.
Поле кода операции |
Адрес операнда |
Номер автоинкрементного регистра | |
Смещение операнда. |
Рис. 14. Регистр команд.