3. Архитектура smp-системы
На рис. 11.2 в самом общем виде показана архитектура симметричной мультипроцессорной ВС.
Рис. 11.2. Организация симметричной мультипроцессорной системы
Типовая SMP-система содержит от двух до 32 идентичных RISC-процес-соров (DEC Alpha, Sun SPARC, MIPS) или CISC-процессоров (Pentium).
Каждый процессор снабжен локальной кэш-памятью, состоящей из кэш-памяти первого (L1) и второго (L2) уровней. Согласованность содержимого кэш-памяти всех процессоров обеспечивается аппаратными средствами. В не-которых SMP-системах проблема когерентности снимается за счет совместно используемой кэш-памяти (рис. 11.3). Однако это технически и экономически оправдано только в случае, если число процессоров не превышает четырех. Применение общей кэш-памяти сопровождается повышением стоимости и сни-жением быстродействия кэш-памяти.
Рис. 11.3. SMP-система с совместно используемой кэш-памятью
Все процессоры ВС имеют равноправный доступ к разделяемым основ- ной памяти и устройствам ввода-вывода. Такая возможность обеспечивается коммуникационной системой. Обычно процессоры взаимодействуют между со-бой через основную память (сообщения и информация о состоянии оставляют- ся в области общих данных). В некоторых SMP-системах предусматривается прямой обмен сигналами между процессорами.
Память системы строится по модульному принципу и организована так, что допускается одновременное обращение к разным ее модулям (банкам). В некоторых конфигурациях в дополнение к совместно используемым ресурсам каждый процессор обладает собственной локальной основной памятью и ка-налами ввода/вывода.
По способу взаимодействия процессоров с общими ресурсами (памятью и системой ввода/вывода) можно выделить следующие виды архитектуры SMP-систем:
§ с общей шиной и временным разделением;
§ с коммутатором типа «кроссбар»;
§ с многопортовой памятью;
§ с централизованным устройством управления.
4. Архитектура с общей шиной
Структура и интерфейсы общей шины в основном такие же, как и в одно-процессорной ВС, где шина служит для внутренних соединений (рис. 11.4). Физический интерфейс, а также логика адресации, арбитража и разделения вре-мени остаются теми же, что и в однопроцессорных системах.
Общая шина позволяет легко расширять систему путем подключения к себе большего числа процессоров. Кроме того, шина – пассивная среда и отказ одного из подключенных к ней устройств не влечет отказа остальных.
Рис. 11.4. Структура SMP-системы с общей шиной
В то же время SMP-системы на базе общей шины обладают и основным недостатком шинной организации – невысокой производительностью: скорость системы ограничена временем цикла шины. По этой причине каждый процессор снабжен кэш-памятью, что существенно уменьшает число обращений к шине. Наличие множества кэшей порождает проблему их когерентности, вследствие чего системы на базе общей шины содержат не слишком много процессоров. Так, в системах Compaq AlphaServer GS140 и 8400 используется не более 14 процессоров Alpha 21264. SMP-система HP N9000 в максимальном варианте со- стоит из 8 процессоров PA-8500, а система SMP Thin Nodes для RS/6000 фирмы IBM может включать в себя от двух до четырех процессоров PowerPC 604.
Архитектура с общей шиной широко распространена в SMP-системах, построенных на микропроцессорах х86. На рис. 11.5 показана структура сим-метричной мультипроцессорной вычислительной системы на базе микропро-цессоров Pentium III.
Рис. 11.5. Структура SMP-системы на базе микропроцессоров Pentium III
5. Структура с коммутатором типа “кроссбар»
Архитектура с коммутатором типа «кроссбар» (рис. 11.6) ориентирована на модульное построение общей памяти и призвана разрешить проблему огра-ниченной пропускной способности систем с общей шиной.
Рис. 11.6. Структура SMP- системы с коммутатором типа «кроссбар»
Коммутатор обеспечивает множественность путей между процессорами и банками памяти, причем топология связей может быть как двумерной, так и трехмерной. Результатом становится более широкая полоса пропускания, что позволяет строить SMP-системы, содержащие больше процессоров, чем в случае общей шины. Типичное число процессоров в SMP-системах на базе матричного коммутатора составляет 32 или 64. Выигрыш в производительности достигается, когда разные процессоры обращаются к разным банкам памяти.
По логике кроссбара строится и взаимодействие процессоров с устройст-вами ввода/вывода.
Примером ВС с рассмотренной архитектурой является система Enterprise 10000, состоящая из 64 процессоров, связанных с памятью посредством матрич-ного коммутатора Gigaplane-XB фирмы Sun Microsystems (кроссбар 16´16). В IBM RS/6000 Enterprise Server Model S70 коммутатор типа «кроссбар» обеспе-чивает работу 12 процессоров RS64. В SMP-системах ProLiant 8000 и 8500 фир-мы Compaq для объединения с памятью и между собой восьми процессоров Pentium III Xeon применена комбинация нескольких шин и кроссбара.
Концепция матричного коммутатора (кроссбара) не ограничивается сим-метричными мультипроцессорами. Аналогичная структура связей применяется для объединения узлов в ВС типа CC-NUMA и кластерных вычислительных системах.