2.2. Функциональная модель эвм
Изобразим основные регистры и связи между ними, управляемые сигналами, поступающими из центрального устройства управления (УУ процессора). В алгоритме функционирования УУ процессора, описываемом на следующем этапе проектирования, предусматривается проверка значений признаков, поступающих на входы УУ процессора от исполнительных устройств и формирование управляющих сигналов, подаваемых на исполнительные устройства. Инициирование процесса формирования управляющих сигналов в УУ процессора осуществляется оператором путем установки триггера пуска (Тп) в единичное состояние. При переводе указанного триггера Тп в нулевое состояние УУ процессора проектируемой ЭВМ перестают формировать управляющие сигналы, ожидая появления единичного состояния триггера пуска Тп.
Приведенная на рис.2 модель содержит типовой набор регистров и устройств, обеспечивающих реализацию программного принципа управления.
Ready
ALU
ШД
Y10
S
ША
R
T ALU
ШК
Y11 Y11
Y7
А
LU
ОУ
ALU RD RA
Pi
Акк
Y6 Y9
V1
Y5
IP
SF
SF S V2
Y2
ZF
FR ZF Z
OF
OF O Y8
STI
IF IF I
CLI
Y4
Ready RAM
RI КОП СА А
IRQ
АО
ЧТ
INTR WR RAM режим
DС
ЗП
…УУ
Процессора RD
RAM
режим
Y0
INTA
G
… Y10
Пуск
S
Тп
1
E R
Рис.2 Регистровая модель гипотетического CPU
Y3
Далее приводятся пояснения некоторых обозначений, используемых для предоставления регистровой модели CPU.
Yi – сигналы, которые вырабатываются УУ процессора, подаются на исполнительные устройства.
Ai – сигналы, управляющие функционированием арифметических блоков.
RD – регистр данных, на который поступает содержимое ячеек основной памяти.
RA – регистр адреса памяти.
IP – регистр - указатель адреса очередной команды.
IR – регистр для хранения текущей команды.
RO, Акк – регистры для хранения обрабатываемых операндов.
ALU – арифметико-логическое устройство, управляемое локальным устройством УУ ALU, функционирование которого инициирует УУ процессора. Взаимодействие названных устройств управления осуществляется с помощью триггера TALU, единичное состояние которого свидетельствует о функционировании ALU (Ready ALU).
Ready RAM - единичное значение этого сигнала свидетельствует о функционировании основной памяти в режиме записи или чтения.
INTA – сигнал подтверждения прерывания
INTR – сигнал о передаче вектора прерывания
АВП – адрес вектора прерывания, адрес ячейки памяти, указывающий на программу обработки прерывания. В оперативной памяти хранится таблица векторов прерываний, а адрес вектора прерывания состоит из смещения и номера уровня запроса, по этим данным адрес.
Регистр Сост и Упр. – регистр состояния контроллера и управления передачи данных
Вых РД – выходной регистр данных
Вх РД – входной регистр данных
ISR – сброс
IRQ – информация, необходимая для идентификации внешнего устройства, содержится в регистре состояния и управления. Когда устройство генерирует запрос прерывания, оно устанавливает 1 в разряд IRQ.
Устройство ввода/вывода сообщает о себе: диапазон адресов ввода-вывода, диапазон используемых адресов оперативной памяти, номера прерываний и их количества, номера и количество адресов прямого доступа к памяти DMA.