1.3.2. Двунаправленный байтный режим – Byte Моде
В этом режиме данные принимаются с использованием двунаправленного порта, у которого выходной буфер данных может отключаться установкой бита CR, 5=1. Как и предыдущие, режим является программно-управляемым – все сигналы квотирования анализируются и устанавливаются драйвером. Сигналы порта описаны в табл. 1.3, временные диаграммы – на рис. 1.2.
Фазы приема байта данных перечислены ниже.
Хост сигнализирует о готовности приема данных установкой низкого уровня на линии HostBusy.
ПУ в ответ помещает байт данных на линии Data [0:7].
ПУ сигнализирует о действительности байта установкой низкого уровня на линии PtrClk.
Хост устанавливает высокий уровень на линии HostBusy, указывая на занятость приемом и обработкой байта.
ПУ отвечает установкой высокого уровня на линии PtrClk.
Хост подтверждает прием байта импульсом HostClk.
Шаги 1 – 6 повторяются для каждого следующего байта. Квитирование осуществляется парой сигналов HostBusy и PtrGlk; ПУ может и не использовать сигнал HostClk (это приглашение к выдаче следующего байта, напоминающее сигны Ack# в интерфейсе Centronics). Побайтный режим позволяет поднять скорость обратного канала до скорости прямого канала в стандартном режиме. Однако он способен работать только на двунаправленных портах, которые раньше применялись в основном на малораспространенных машинах PS/2, но практически все современные порты можно сконфигурировать на двунаправленный режим (в настройках BIOS Setup – Bi-Di или PS/2).
1.3.3. Режим ерр
Протокол EPP (Enhanced Parallel Port – улучшенный параллельный порт) был разработан компаниями Intel, Xircom и Хеп|~Ы)а~а Systems задолго до принятия стандарта IEEE 1284. Этот протокол предназначен для повышения производительности обмена по параллельному порту, впервые был реализован в чипсете Intel 386SL (микросхема 82360) и впоследствии принят множеством компаний как дополнительный протокол параллельного порта. Версии протокола, реализованные до принятия IEEE 1284, отличаются от нынешнего стандарта (см. ниже).
Протокол EPP обеспечивает четыре типа циклов обмена:
– запись данных;
– чтение данных;
– запись адреса;
– чтение адреса.
Назначение циклов записи и чтения данных очевидно. Адресные циклы используются для передачи адресной, канальной и управляющей информации. Циклы обмена данными отличаются от адресных циклов применяемыми стробирующими сигналами. Назначение сигналов порта EPP и их связь с сигналами SPP объясняются в табл. 1.4.
ЕРР-порт имеет расширенный набор регистров (табл. 1.5), который занимает в пространстве ввода-вывода 5 – 8 смежных байт.
В отличие от программно-управляемых режимов, описанных выше, внешние сигналы EPP-порта для каждого цикла обмена формируются аппаратно по одной операции записи или чтения в регистр порта. На рис. 1.3 приведена диаграмма цикла записи данных, иллюстрирующая внешний цикл обмена, вложенный в цикл записи системной шины процессора (иногда эти циклы называют связанными).
Адресный цикл записи отличается от цикла данных только стробом внешнего интерфейса.
Цикл записи данных состоит из следующих фаз.
Программа выполняет цикл вывода (IOWR#) в порт 4 (EPP Data Port).
Адаптер устанавливает сигнал Write# (низкий уровень), и данные помещаются на выходную шину LPT-порта.
При низком уровне Wait# устанавливается строб данных.
Порт ждет подтверждения от ПУ (перевода Wait# в высокий уровень).
Снимается строб данных – внешний EPP-цикл завершается.
Завершается процессорный цикл вывода.
ПУ устанавливает низкий уровень Wait#, указывая на возможность начала следующего цикла.
Пример адресного цикла чтения приведен на рис. 1.4. Цикл чтения данных отли чается только применением другого стробирующего сигнала.
Главной отличительной чертой ЕРР является выполнение внешней передачи во время одного процессорного цикла ввода-вывода. Это позволяет достигать высоких скоростей обмена (0,5 – 2 Мбайт/с). ПУ, подключенное к параллельному порту ЕРР, может работать со скоростью устройства, подключаемого через слот 13Р.
Протокол блокированного квотирования (interlocked handshakes) позволяет автоматически настраиваться на скорость обмена, доступную и хосту, и ПУ. ПУ может регулировать длительность всех фаз обмена с помощью всего лишь одного сигнала Waitt. Протокол автоматически подстраивается под длину кабеля – вносимые задержки приведут только к удлинению цикла. Поскольку кабели, соответствующие стандарту IEEE 1284 (см. выше), имеют одинаковые волновые свойства для разных линий, нарушения передачи, связанного с «состязаниями» сигналов, происходить не должно. При подключении сетевых адаптеров или внешних дисков к EPP-порту можно наблюдать непривычное явление: снижение производительности по мере удлинения интерфейсного кабеля.
Естественно, ПУ не должно «подвешивать» процессор на шинном цикле обмена. Это гарантирует механизм тайм-аутов PC, который принудительно завершает любой цикл обмена, длящийся более 15 мкс. В ряде реализаций EPP за тайм-аутом интерфейса следит сам адаптер – если ПУ не отвечает в течение определенного времени (5 мкс), цикл прекращается и в дополнительном (не стандартизованном) регистре состояния адаптера фиксируется ошибка.
Устройства с интерфейсом EPP, разработанные до принятия IEEE 1284, отличаются началом цикла: строб DataStb# или AddrStb# устанавливается независимо от состояния WAIT#. Это означает, что ПУ не может задержать начало следующего цикла (хотя может растянуть его на требуемое время). Такая спецификация называется EPP 1.7 (предложена Xircom). Именно она применялась в контроллере 82360. Периферия, совместимая с IEEE 1284 EPP, будет нормально работать с контроллером EPP 1.7, но ПУ в стандарте EPP 1.7 может отказаться работать с контроллером EPP 1284.
С программной точки зрения контроллер EPP-порта выглядит просто (см. табл. 1;5). К трем регистрам стандартного порта, имеющим смещение О, 1 и 2 относительно базового адреса порта, добавлены два регистра (EPP Address Port и ЕРР Data Port), чтение и запись в которые вызывает генерацию связанных внешних циклов. Назначение регистров стандартного порта сохранено для совместимости EPP-порта с ПУ и ПО, рассчитанными на применение программно-управляемого обмена. Поскольку сигналы квотирования адаптером вырабатываются аппаратно, при записи в регистр управления CR биты О, 1 и 3, соответствующие сигналам Strobe#, AutoFeed# и Selectln#, должны иметь нулевые значения. Программное вмешательство могло бы нарушить последовательность квотирования. Некоторые адаптеры имеют специальные средства защиты (EPP Protect), при включении которых программная модификация этих бит блокируется.
Использование регистра данных EPP позволяет осуществлять передачу блока данных с помощью одной инструкции RE P IN 5B или RE P OUTS B. Некоторые адаптеры допускают 16/32-битное обращение к регистру данных EPP. При этом адаптер просто дешифрует адрес со смещением в диапазоне 4 – 7 как адрес регистра данных EPP, но процессору сообщает о разрядности 8 бит. Тогда 16- или 32-битное обращение по адресу регистра данных EPP приведет к автоматической генерации двух или четырех шинных циклов по нарастающим адресам, начиная со смещения 4. Эти циклы будут выполняться быстрее, чем то же количество одиночных циклов. Более «продвинутые» адаптеры для адреса регистра данных EPP сообщают разрядность 32 бит и для них до 4 байт может быть передано за один цикл обращения процессора. Таким образом обеспечивается производительность до 2 Мбайт/с, достаточная для адаптеров локальных сетей, внешних дисков, стриммеров и CD-ROM. Адресные циклы EPP всегда выполняются только в однобайтном режиме.
Важной чертой EPP является то, что обращение процессора к ПУ осуществляется в реальном времени – нет буферизации. Драйвер способен отслеживать состояние и подавать команды в точно известные моменты времени. Циклы чтения и записи могут чередоваться в произвольном порядке или идти блоками. Такой тип обмена удобен для регистро-ориентированных ПУ или ПУ, работающих в реальном времени, например устройств сбора информации и управления. Этот режим пригоден и для устройств хранения данных, сетевых адаптеров, принтеров, сканеров и т.п.
К сожалению, режим EPP поддерживается не всеми портами – он отсутствует, к примеру, в ряде блокнотных ПК. Так что при разработке собственных устройств ради большей совместимости с компьютерами приходится ориентироваться на режим ECP.