- •Основные понятия архитектуры и организации эвм. Состав электронной вычислительной машины (эвм)
- •Принцип программного управления и машина фон Неймана
- •Понятие архитектуры, организации и реализации эвм
- •Методы организации эвм Многоуровневая организация эвм.
- •Понятие семантического разрыва между уровнями
- •Способы организация аппаратных средств эвм
- •1) Эвм с непосредственными связями
- •2) Эвм с канальной организацией
- •3)Шинная организация
- •4)Организация с общей шиной (Unibus)
- •Типовая структура вм на микропроцессорных наборах
- •Раздел 2. Организация процессора и основной памяти вм
- •Типовая структура процессора и основной памяти
- •Основной цикл работы процессора
- •Организация процессора и памяти в микропроцессоре Intel 8086
- •Организация стека процессора
- •Распределение оперативной памяти в i8086, ms dos
- •Организация выполняемых программ в ms dos
- •Режимы адресации памяти в микропроцессоре Intel 8086
- •1. Регистровая адресация
- •2. Непосредственная адресация
- •3. Прямая адресация
- •4. Косвенная адресация
- •5. Адресация по базе
- •6. Косвенная адресация с масштабированием
- •7. Адресация по базе с индексированием и масштабированием
- •Система команд i8086
- •3DNow! от amd
- •Организация прерываний в процессоре Intel 80x86
- •Управление выполнением команд в эвм.
- •Способы формирования управляющих сигналов.
- •Способы кодирования микрокоманд.
- •Компьютеры с сокращенным набором команд.
- •Арифметические особенности risc процессоров.
- •Раздел 3. Организация памяти в эвм
- •Основные среды хранения информации.
- •Виды запоминающих устройств.
- •Память с произвольной выборкой.
- •Постоянные запоминающие устройства.
- •Ассоциативные запоминающие устройства (азу)
- •Иерархическая система памяти
- •Организация памяти типа кэш.
- •Организация структуры основной памяти в процессорах ix86.
- •Организация виртуальной памяти.
- •Организация виртуальной памяти на i386 и более старших моделях.
- •Организация работы с внешней памятью.
- •Организация работы с файлами на дисках в ms-dos.
- •Раздел 4. Организация системы ввода-вывода в эвм.
- •Архитектура систем ввода-вывода.
- •Способы выполнения операции передачи данных
- •Структуры контроллеров внешних устройств, для управления различными режимами передачи данных.
- •Программные средства управления вводом-выводом.
- •Основные компоненты процедуры управления ввода-вывода общего вида
- •Состав и реализация устанавливаемого драйвера символьного типа
- •Краткое введение в язык ассемблера.
- •1. Директивы задания данных
- •2. Директивы сегментации программы
- •3. Директивы группирования.
- •4. Порядок размещения сегментов.
- •5. Директивы ограничения используемых команд.
Управление выполнением команд в эвм.
Пример: Пусть требуется описать этапы цикла процессора при реализации команды Аdd ax, Mem1
-
Add
Режим адресации AX
(K+0
15 8 7 0
Mem 1
(K+2
Выборка и дешифрация первого слова команды.
Выборка второго слова команды.
Псч Рап |
Код “чт” Контр. ОЗУ |Обозначим в дальнейшем
“0” ГОТЗУ | “ЧТ”ЗУ
Ожидание ГОТЗУ = 1 |
РДП БуфРг
Псч + 2 Псч
Выборка операнда из Mem1.
БуфРг Рап
“ЧТ”ЗУ
РДП РгBX АЛУ (BX один из ронов АЛУ)
Исполнение операции.
РгAX +РгBX РгBX
Учет переносов
{Qi} РгССП (Регистр Слова Состояния Процессора)
Для описания элементарных операций, составляющих процесс выполнения команды используется язык межрегистровых передач (ЯМРП), любой оператор которого описывается в следующем виде:
<ОП_ЯМРП> : : = [ метка ] условие : список _ действий
Где
Условие – булевское выражение, содержащих временную привязку списка действий к такту процессора.
Список _ действий – набор микрокоманд выполняемых параллельно в данном такте
Микрооперация – действие, выполненное за один такт генератором.
Совокупность микроопераций, выполняемых за один такт, называют микрокомандой.
Последовательность микрокоманд реализующих всю команду называют микропрограммой.
Псч Рап
|
ВЫБК.& ГОТЗУ & Т1: Псч ША (У1), ША РАП (У2) |
Код “Чт.” Контр. ЗУ 0 ГОТЗУ |
ВЫБК.& ГОТЗУ & Т2: “Чт” ШУ (УЗ), ШУ РгУ Контр. (У4) “0” Рг сост. Контр. ГОТЗУ |
РДП Рг ком. Псч + 2 Псч Рг ком. К&П Дш. ком. Рг ком. РА ДШРА |
ВЫБК.& ГОТЗУ & Т3: РДП ШД (У6), ШД Рг ком. (У7), Псч + 2 Псч. (У8), Рг ком. ДШ ОП (У9) Рг ком. РА ДШ РА (У10) |
Способы формирования управляющих сигналов.
Аппаратный (или на основе жесткой логике) - Wired Logic
Микропрограммный.- Store (Programmed) Logic
Аппаратный способ
Аппаратный способ формирования управляющих сигналов основывается на создание автомата управление и реализации его схемным (аппаратным) образом.
Под автоматом понимается абстрактный дискретный процесс который определяется тремя множествами:
Множество состояний процесса S = {S1, S2, . . . , Sn}.
Это множество конечно – конечные автоматы.
Множество входных воздействий X = {X1, X2, . . . , Xn} в дискретные моменты времени ti .
В качестве входного воздействия рассматриваются коды операции, режимы адресации, тактовые сигналы Ti, состояния устройств Qi и некоторые другие.
Множество выходных сигналов Y = {Y1, Y2, . . . , Yn} в дискретные моменты времени ti .
X – называют входной алфавит автомата, Y – называют выходной алфавит автомата
Функции:
Переходов: как автомат переходит в следующее состояние
T: S x X S | S (t + ) = [s(t),x(t)] > 0
Выходов | = [s(t), x(t)] это соответствует поведению
R: S x X Y | Y (t + ) = | автомата Мили (Mealy)
| = S (t + ) это соответствует поведению автомата Мура (Moore)
Отличие:
Mealy - сигнал вырабатывается в момент перехода (импульсный).
Moore - сигнал вырабатывается в состоянии (потенциальный).
( - время задержки между тактами (длина такта))
Входы Х1 Комбинационная У1 Выходы
схема
Хn Ук
S’1 Память Sк
Задержка на ()
S’n S1
Эта схема у которой выходные сигналы определяются входными сигналами в данный момент времени. Память обеспечивает задержку на один такт .
Отметим следующее:
Основной недостаток формирования управляющего сигнала с помощью автомата является жесткость структуры автомата требующая его переконструирования с изменением входных сигналов и количество состояний.
Синтез и реализация автоматов с большим количеством состояний требует сложных теоретических исследований.
Не регулируемая структура автомата, затрудняющая его реализацию с помощью серийных больших интегральных схем и требует их выполнения в заказном варианте (использование заказных БИС применяется в суперкомпьютерах).
Достоинство: максимально достижимое быстродействие управления выполнением команд.
Микропрограммный способ
Микропрограммное формирование управляющих сигналов основано на том, что входные сигналы автомата можно представлять как адреса ячеек памяти, которые содержат требуемые комбинации выходных сигналов. Поэтому формирование выходных сигналов можно представить как выборку из памяти, у которой имеется N входов, и поэтому можно выбрать содержимое 2n ячеек памяти, каждая из которых содержит m-разрядные выходные сигналы {Yi}.
{n} => ПАМЯТЬ 2n ячеек памяти (2n выходных m-разрядных кодов)
Проблемы:
Каким образом представлять слова памяти?
Как организовать последовательность выбора слов этой памяти для реализации управления выполнения команды?
Идею создания МПУ высказал M. Wilks (Кембридж) в 1950-е годы, но она была реализована только в конце 60Х годов. Сейчас все ЭВМ содержат элементы микропрограммного управления.
На показанной ниже структурной схеме МПУ приняты следующие обозначения:
РгКОМ – регистр команд, КОП – код операции (операционная часть регистра команд),
МПЗУ – микропрограммное запоминающее устройство (хранит микропрограммы для всех машинных команд),
РгАМК – регистр адреса микрокоманды (МК), РгМК – регистр выбранной микрокоманды,
ОПЧМК – операционная часть МК (m`), АЧМК – адресная часть МК (m``)
ФАСлМК – формирователь адреса следующей микрокоманды,
Форм. УС – формирователь управляющих сигналов {Уi}, ГТ – генератор тактов.
Простейшая схема формирователя управляющих сигналов