- •Организация и функционирование вычислительных машин
- •Раздел 1. Основные понятия архитектуры и организации эвм. 3
- •Раздел 2. Организация процессора и основной памяти вм 7
- •Раздел 3. Организация памяти в эвм 36
- •Раздел 4. Организация системы ввода-вывода в эвм. 52
- •Раздел1.Основныепонятия архитектуры и организации эвм. Состав электронной вычислительной машины (эвм)
- •Принцип программного управления и машина фон Неймана
- •Понятие архитектуры, организации и реализации эвм
- •Многоуровневая организация эвм.
- •Понятие семантического разрыва между уровнями
- •Организация аппаратных средств эвм
- •Типовая структура вм на микропроцессорных наборах
- •Раздел 2. Организация процессора и основной памяти вм
- •Типовая структура процессора и основной памяти
- •Основной цикл работы процессора
- •Организация процессора и памяти в микропроцессоре Intel 8086
- •Организация стека процессора
- •Распределение оперативной памяти в i8086, ms dos
- •Организация выполняемых программ в ms dos
- •Режимы адресации памяти в микропроцессоре Intel 8086
- •1. Регистровая адресация
- •2. Непосредственная адресация
- •3. Прямая адресация
- •4. Косвенная адресация
- •5. Адресация по базе
- •6. Косвенная адресация с масштабированием
- •7. Адресация по базе с индексированием и масштабированием
- •Система команд i8086
- •3DNow! от amd
- •Организация прерываний в процессоре Intel 80x86
- •Управление выполнением команд в эвм.
- •Способы формирования управляющих сигналов.
- •Простейшая схема формирователя управляющих сигналов
- •Способы кодирования микрокоманд.
- •Компьютеры с сокращенным набором команд.
- •Арифметические особенности risc процессоров.
- •Раздел 3. Организация памяти в эвм
- •Основные среды хранения информации.
- •Виды запоминающих устройств.
- •Память с произвольной выборкой.
- •Постоянные запоминающие устройства.
- •Ассоциативные запоминающие устройства (азу)
- •Иерархическая система памяти
- •Организация памяти типа кэш.
- •Организация структуры основной памяти в процессорах ix86.
- •Организация виртуальной памяти.
- •Организация виртуальной памяти на i386 и более старших моделях.
- •Организация работы с внешней памятью.
- •Организация работы с файлами на дисках в ms-dos.
- •Раздел 4. Организация системы ввода-вывода в эвм.
- •Архитектура систем ввода-вывода.
- •Способы выполнения операции передачи данных
- •Структуры контроллеров внешних устройств, для управления различными режимами передачи данных.
- •Программные средства управления вводом-выводом.
- •Основные компоненты процедуры управления ввода-вывода общего вида
- •Состав и реализация устанавливаемого драйвера символьного типа
- •Литература
- •Краткое введение в язык ассемблера.
- •1. Директивы задания данных
- •2. Директивы сегментации программы
- •3. Директивы группирования.
- •4. Порядок размещения сегментов.
- •5. Директивы ограничения используемых команд.
Арифметические особенности risc процессоров.
Возможность увеличения аппаратной поддержки в арифметических операциях благодаря уменьшению места на кристалле благодаря уменьшению управляющей части.
Все RISC компьютеры удовлетворяли последовательному стандарту обработки данных (ANSI).
С фиксированной запятой 32 бита
С плавающей запятой 64 бита
В арифметическом логическом устройстве применялись схемные методы ускоряющие выполнение операции (одновременно использование нескольких вариантов разрядов в одном такте).
Рассмотрим пример сравнения.
Сравнение CISCиRISC– компьютеров. |
VAX (CISC) |
SPARC (RISC) |
Статика |
|
|
По тексту программы |
1 |
1.5 |
Операции обращения к памяти |
1 |
1.5 |
Фиксированная арифметика |
1.5 |
1 |
Плавающая арифметика |
1 |
3…4 |
Динамика |
|
|
Число строк |
1 |
3…4 |
Обращения к памяти |
1 |
3…5 |
Фиксированная арифметика |
2…2.5 |
1 |
Плавающая арифметика |
1 |
2…2.5 |
Tпрограммы=NкомандыxCтакт/комxTтакт
(T– длительность такта)
NкомRISC= (1.2 / 1.5)*NкомCISC
Cтакт/ком. CISC = (5 / 10)*Cтакт/ком. RISC
TCISC= (3 / 4)*TRISC
RISC 500МГц, а CISC на семь лет позже
Тпрогр.CISC=(10 - 20)Тпрогр.RISC
Это соотношение справедливо для программ с большим числом арифметических операций.
Основные достоинства RISC процессоров:
Повышение производительности обработки программ вычислительных задач.
Благодаря простым командам и форматов сокращенного разработки RISC процессора.
Улучшение технологичности RISC благодаря большой свободе размещения элементов на кристалле интегральной схемы.
Недостатки:
Нарушение основных принципов программирования:
Минимизация длины исполнительного кода.
Снижение семантического разрыва между исходным описание и машинным кодом (как принцип).
Сложность построения компилятора, поскольку программа на языке высокого уровня должна транслироваться в машинные команды.
Сложность программирования на ассемблере.
Узким местом является быстродействие памяти.
Пример развития RISC процессоров семейства Alpha.
Архитектура процессора Alpha 21068
Раздел 3. Организация памяти в эвм
Память используется для хранения следующих объектов:
Компьютерные программы.
Состояния всех устройств.
Данные (постоянные или переменны).
В памяти недопустима обработка данных и следовательно применимы всего две операции:
выборка ( информация не разрушается) и запись (разрушается).
Память понимается как линейная последовательность ячеек наделенных адресами, по которым осуществляется доступ к содержимому.
МАЕП – минимально адресуемая единица памяти.
В зависимости от вида данных:
1бит (слово состояние) .
1 байт ( арифметическое данное, команда).
Слово – наибольшая длина данного выбираемое за одно обращение (16, 32, 64 бита).
Основные характеристики памяти:
Емкость (обозначается С) с диапазоном 1байт (регистр памяти) – 100Гбайт (оптического диска).
Быстродействие (обозначается Т) с диапазоном 1nнсек. – 10nсекунд (чем больше емкость, тем меньше быстродействие).
Наиболее быстрый доступ у регистровой памяти, больший для длительного хранения.
Для разрешения конфликтов емкости и быстродействия используется иерархическая организация памяти, которая содержит не менее четырех уровней иерархии.
tВЫБОРКИ– время от запуска памяти для считывания данного и до появления его в буферном регистре (не содержит в дешифрации установки адреса).
t ОБРАБОТКИ– время затраченное на чтение данного в двух последовательных циклах чтение и запись данных по разным адресам (включая время задания адреса и его выборки).
t ОБР 2t ВЫБ
Надежность – зависит от возникновения сбоев при считывании или записи данных и обеспечивает с помощью контроллера либо:
Paritycontrol– контроллер четности, позволяет обнаружить
одну ошибку.
ECC(errorcheckingandcorrection)control– контроллер с использованием корректирующих кодов, использует два дополнительных бита. Позволяет обнаружить две ошибки или скорректировать одну ошибку.
Плотность записи (бит / см2), зависит от типа среды хранения информации, высокая плотность у оптических накопителей.
Стоимость хранения одного бита (важна для пользователя с финансовой стороны).