Вопрос 15 Назовите основные компоненты архитектуры vliw-процессоров.

Основные компоненты архитектуры VLIW – процессора:

•командная память, предназначенная для хранения в процессе решения задачи параллельной VLIW – программы, представляющей собой конечное число длинных строк (LС), содержащих каждая определенное количество традиционных команд;•быстродействующая регистровая память длинных команд, обеспечивающая хранение выполняемой длинной команды VLIW – программы и управление коммутатором операндов (при распределении операндов между блоками исполнительного устройства) и управление коммутатором результатов (при записи результатов выполнения операций регистровую память операндов и основную память VLIW – процессора);•быстродействующая регистровая память операндов, непосредственно взаимодействующая с исполнительным устройством и обеспечивающая прием из исполнительного устройства результатов вычислений или выдачу в исполнительное устройство VLIW – процессора множества операндов (исходных данных и текущих результатов) для операций, входящих в конкретную длинную команду VLIW – программы; •основная память, обеспечивающая хранение всех используемых при решении задач числовых данных;•исполнительное устройство, которое представляет собой функционально полный набор монофункциональных блоков (с использованием, в общем случае, нескольких блоков каждого типа) или набор нескольких универсальных процессорных элементов (ПЭ);•коммутатор операндов, обеспечивающий распределение данных (считываемых из регистровой памяти операндов) между блоками исполнительного устройства; коммутатор результатов, обеспечивающий распределение множества результатов выполнения длинной команды между регистрами памяти операндов в интересах выполнения следующей длинной команды VLIW – программы.

Вопрос 17 Как организован вычислительный процесс в суперскалярных процессорах.

Суперскалярные процессоры: 1.организация вычислительного процесса в виде одной нити (в скалярных процессорах) или нескольких одновременно (параллельно) выполняемых нитей (в суперскалярных процессорах); 2.реализация нитей на основе метода конвейерной обработки данных.

Особенности суперскалярных процессоров:

1. Суперскалярные процессоры обрабатывают несколько команд одновременно в нескольких конвейерах (скалярные процессоры имеют один конвейер), способны выполнять до четырех команд за такт и имеют от двух до пяти конвейерных исполнительных устройств. 2. Используются жесткие (аппаратно реализованные) многоступенчатые конвейеры обработки (без использования микропрограмм). 3. Большинство команд выполняются за один такт и лишь немногие – в течение нескольких или нескольких десятков тактов. 4.Все команды обработки данных взаимодействуют только с содержимым регистров, обращение к более медленной оперативной памяти осуществляется с помощью отдельных инструкций (загрузить в регистр/записать в память).

Вопрос18 Приведите обобщенную структуру vliw-процессора.

ОУ0, ОУ1, ОУ2,…, ОУ n – 1 – операционные устройства (функциональные модули или процессоры ),

К0, К1, К2,…, Кn – 1 – обычные команды, управляющие выполнением операций соответствующими операционными устройствами.

Особенности архитектуры VLIW – процессоров

1.Параллельное решение задачи VLIW – процессором обеспечивается путем реализации параллельной программы, которая состоит из «длинных команд» (Very Large Instruction Word).

VLIW – команда с номером «i» (i = 1, 2,…,n; n – количество длинных команд) представляет собой «строку» из N традиционных команд LCi =( K1 K2 …, Kj,…, KN), при этом установлено взаимно однозначное соответствие между Kj и ФБj (ПЭj) , , j = 1,2,…N (N – количество исполнительных устройств).

2. VLIW – процессоры используют принцип разделения командной памяти и памяти данных. При этом традиционная команда включает поле типа операции, поле адреса первого операнда А1, поле адреса второго операнда (применительно к двухместным операциям) А2 и (в случае трехадресной системы команд) поле адреса записи результата АР .

3. Возможны два класса исполнительных устройств (блоков выполнения операций):

• монофункциональные - конкретному типу операции Си - программы соответствует конкретный тип функционального блока, ФБ (или, в общем случае, несколько блоков данного типа, реализующих при выполнении программы операции конкретного типа);

• универсальные процессорные элементы (ПЭ, количество функциональных блоков

каждого типа или ПЭ считается известным, выполнена сквозная нумерация по j всех ФБj (или всех ПЭj) , j = 1,2,…N.

4.Внутренняя память VLIW – процессора включает фиксированное (для конкретной

конфигурации VLIW – процессора) количество быстродействующих регистров/ регистровых файлов необходимой разрядности.

5. Функциональные устройства соединены друг с другом через матричный коммутатор, обеспечивающий одновременную передачу данных между любыми функциональными устройствами в каждом машинном такте.

6. Маршруты передачи данных между функциональными блоками (или процессорными элементами) задаются VLIW – программой, управление собственно передачей данных обеспечивается устройством управления.

7. Коды различных операций помещаются в функциональные блоки (ПЭ) по командам программы. Операция повторяется (или игнорируется) тем или иным функциональным блоком в каждом такте до тех пор, пока ее не сменит другая операция.

8. Все функциональные блоки могут вырабатывать результаты в каждом машинном

такте независимо друг от друга.