- •Дешифраторы и демультиплексоры.
- •Мультиплексоры.
- •Универсальные логические модули на мультиплексорах.
- •Приоритетные шифраторы.
- •Клавиатурные шифраторы.
- •Преобразователи кодов и принципы их проектирования.
- •Сдвигатели и принципы их проектирования.
- •Цифровые компараторы.
- •Мажоритарные элементы
- •Схемы контроля по модулю два.
- •Схемы контроля на основе кодов Хэмминга.
- •Схемы контроля на основе циклических кодов. Кодирующие устройства:
- •Схемы контроля на основе циклических кодов. Декодирующие устройства.
- •Одноразрядные комбинационные сумматоры.
- •Многоразрядные комбинационные сумматоры с последовательным и параллельным переносом.
- •Сумматоры с групповой структурой с последовательным и цепным переносом.
- •Сумматоры с групповой структурой с параллельным переносом.
- •Многоразрядные комбинационные сумматоры с условным переносом.
- •Принципы организации и классификация арифметико-логических устройств эвм.
- •Асинхронные и синхронные rs–триггеры.
- •Двухступенчатые триггерные схемы.
- •Триггеры с динамическим управлением (управление по фронту.)
- •Триггеры с внутренней задержкой.
- •Параллельные (статические) регистры и регистровые файлы.
- •Регистры сдвига(последовательные).
- •Универсальные регистры.
- •Асинхронные двоичные счетчики.
- •Синхронные двоичные счетчики.
- •Двоичные счетчики с произвольным коэффициентом счета (с модификацией межразрядных связей).
- •Двоичные счетчики с произвольным коэффициентом счета (с управляемым сбросом).
- •Счетчики с недвоичной системой счисления (в коде 1 из n).
- •Счетчик Джонсона.
- •Понятие об эквивалентных микрооперациях и обобщенном операторе.
- •Структурная организация и проектирование операционных автоматов типа і.
- •Структурная организация и проектирование операционных автоматов типа м.
- •Структурная организация и проектирование операционных автоматов типа iм.
- •Принципы построения устройств управления с «жесткой логикой».
- •Принципы построения устройств управления с «программируемой логикой».
- •Основные параметры и классификация запоминающих устройств эвм.
- •Основные структуры адресных зу. Структуры зу 2d и 3d.
- •Основные структуры адресных зу. Структура зу 2dm.
- •Статические запоминающие устройства (sram).
- •Динамические запоминающие устройства (dram).
- •Динамические запоминающие устройства fpm dram, edo dram и bedo dram.
- •Синхронные динамические запоминающие устройства sdram, ddr sdram и ddr2 sdram.
- •Динамические запоминающие устройства rdram.
- •Взаимодействие оперативной памяти и процессора.
- •Программируемые логические матрицы и программируемые матрицы логики.
- •Сложные программируемые логические устройства (cpld).
- •Состав и функции макроячеек имс архитектуры cpld.
- •Базовые матричные кристаллы (вентильные матрицы).
- •Архитектура программируемых пользователем вентильных матриц (fpga).
- •Состав и функции конфигурируемых логических блоков и логических элементов плис архитектуры fpga.
- •Состав и функции элементов ввода-вывода плис архитектуры fpga.
- •Характеристики системы коммутации плис архитектуры fpga.
Дешифраторы и демультиплексоры.
Дешифратор (декодер) выполняет функцию преобразования входного
двоичного позиционного кода в выходной двоичный унитарный код.
Демультиплексор реализует функцию коммутации одного
информационного входа на 1 из 2n информационных выходов в соответствии
кодами n–разрядных входов.
Мультиплексоры.
Выполняют функцию коммутации одного 2n информационных кодов на один
информационный выход в соответствии с входным n-разрядным адресом.
При большом количестве входов мультиплексор, как и дешифратор,
включается по каскадной схеме.
Универсальные логические модули на мультиплексорах.
Мультиплексор можно настроить на реализацию любой переключаемой
функции, подавая на адресные входы переменные функции, а на информационные
входы соответствующее значение (0 или 1).
Способы настройки:
1) На адресные входы подаются переменные, а на настроечные – 0 и 1. При этом может возникать необходимость каскадного включения мультиплексора.
2) С целью уменьшения числа входов мультиплексора можно подавать переменные на настроечные входы.
В настроечные входы целесообразно переводить ту переменную, которая имеет минимальное число вхождений в термы.
3) Можно перевести две переменные в настроечные входы.
В этом случае на входы настройки необходимо использовать двухвходовые элементы.
Если перевести в настройку 3 и более переменных, то в этом случае нужно на входе использовать трехвходовые логические элементы.(их нет), которым
необходимо реализовать каскадное включение мультиплексора. При этом будут
иметь место пирамидальные структуры универсальных логических модулей.
Приоритетные шифраторы.
Шифратор выполняет функцию преобразования входного двоичного
унитарного кода в выходной позиционный код.
Т.к. сигналы на входы шифратора могут поступать от разных источников,
то, вероятно, что могут появляться несколько сигналов сразу. Между ними
необходимо установить приоритет, которым обладает старшая 1.
ЕО − выходной сигнал, который указывает на то, что нет ни одного возбуждённого
входа
G − выходной сигнал, который говорит о том, что имеется хотя бы 1 инверсный
вход.
Клавиатурные шифраторы.
Применение в клавиатуре обычных приоритетных шифраторов приводит к
громоздким и неэффективным схемам со многими выводами. Поэтому в них
применяют более эффективную коорд. схему ввода, при которой номер
возбуждаемой клавиши определяется путем сканирования.
Считывающий SCAN-код – однобайтный.
При построении клавиатурных шифраторов возникают две проблемы:
1. установка кажущегося контакта при залипании двух и более клавиш.
2. подавление дребеза контактов.
Установка кажущегося контакта достигается за счет применения диодов.
Сканирование для устранения дребеза контактов задерживается.
ПК выполняет обработку информации, представленную в ASCII-формате.
Клавиатура снабжена специальным микроконтроллером. (I 8279, I 8048,I 8049).
На основе двух кодов (поданного и считываемого) формируется ASCII-формат, передающийся в буфер.
Клавиатурный контроллер работает в соответствии с программой,записывающей в память и выполняющей три действия:
1. выдает на шину р1.0, р2.7 код опроса клавиши;
2. на р00 , р07 принимает SCAN-код и запоминает коды всех нажатых клавиш.
3. для каждого кода организовывает счетчик длительности нахождения клавиши в нажатом состоянии.
Если количество зафиксированных кодов превышает дозволенное (3), то эти коды игнорируются и контроллер переходит на начальный цикл опроса клавиатуры. Если коды в счетчике не превышают заданное число, то эти коды клавиш преобразовываются в ASCII и передаются через буфер и последний порт.