3.2.Ограничения и проблемы при проектировании бис

Основной задачей при разработке БИС является повышение степени интеграции. Повышение степени интеграции ИМС зависит от нескольких факторов. Один из них – возможность уменьшения геометрических размеров элементов ИМС. Предельные геометрические размеры элементов ИМС определяются, с одной стороны, необходимыми электрическими параметрами, а с другой – разрешающей способностью технологического оборудования и технологическими процессами, с помощью которых создаются определённые структуры в объёме полупроводника, на его поверхности или на поверхности диэлектрической подложки.

Отметим, что технические методы и оборудование в микроэлектронике совершенствуются очень быстро, и сейчас минимальные геометрические размеры элементов приближаются к предельно допустимым, сравнимым с длиной световой волны. Это выдвигает определённые требования к технологическим процессам изготовления БИС по точности, прецизионности и воспроизводимости, что возможно только при автоматическом или автоматизированном ведении процессов.

Задача усложняется ещё и тем, что для изготовления БИС требуется более трудоёмкий технологический процесс, чем для изготовления ИМС, а сам процесс сильно влияет на схемотехнические параметры БИС. Это в свою очередь выдвигает ряд требований и ограничений, которые следует учитывать при разработке БИС.

При разработке микросхем с повышенной степенью интеграции возникает ряд новых задач при расчёте, проектировании и конструировании электронной аппаратуры, которые также накладывают определённые ограничения на проектирование БИС. Так, высокая плотность упаковки быстродействующих элементов в БИС затрудняет подвод мощности от источника питания и создание многослойной разводки. Например, если БИС состоит из 150 быстродействующих схем с потребляемой мощностью 50 мВт каждая, то ко всей системе требуется подвести ток порядка 2,5 А, что при малой геометрии пленочных проводников связано с большими трудностями. Высокие быстродействие схем (менее 1 мкс) и плотность упаковки обусловливают скорость переключения тока А/с, вследствие чего даже незначительные индуктивности монтажа вызывают существенные колебания напряжения питания.

Передача сигналов с наносекундными длительностями фронтов по многослойной структуре связана с проблемой уменьшения паразитных связей и помех. Эти факторы необходимо учитывать при проектировании многослойной разводки для обеспечения заданных быстродействия и помехоустойчивости.

Следующая важная проблема – теплоотвод. Повышение плотности упаковки приводит к увеличению удельной мощности рассеяния (до 20 ), особенно в быстродействующих БИС. Отвод таких мощностей требует разработки специальных конструкций корпусов с принудительным охлаждением.

Теплоотвод неразрывно связан с обеспечением высокой надёжности БИС. Поддержание надёжности БИС на определенном уровне по мере повышения степени интеграции при неизменном уровне технологии – задача довольно сложная. Например, если БИС содержит 1000 элементов, то для получения интенсивности отказов надёжность каждого её элемента должна быть значительно выше .

С повышением степени интеграции усложняются функции, выполняемые БИС. Следствием этого является трудность контроля работоспособности и проведения испытаний БИС, что требует сложного автоматического оборудования с большим числом контрольных тестов, разрабатывать которые необходимо при проектировании схемы.

Существенные ограничения на разработку БИС накладывает выход годных схем при их изготовлении. Известно, что требования к качеству технологического процесса можно установить с помощью выражения

, (4.2.38)

где  – процент выхода годных БИС;

 – коэффициент поражаемости БИС (отношение той части площади, дефект которой выводит схему из строя, к полной площади, занимаемой БИС;

 – плотность дефектов (число дефектов, приходящихся на единицу площади пластины);

 – площадь, занимаемая БИС.

Как видно из выражения (4.2.1), процент выхода годных БИС уменьшается с увеличением площади. Эту зависимость можно улучшить только технологически путем уменьшения плотности дефектов.

Отметим, что при создании полупроводниковых БИС и СБИС особенно эффективным явилось использование принципа масштабирования – пропорционального уменьшения геометрических размеров элементов (биполярных и МДП-транзисторов) в m раз (m – масштабный коэффициент). Масштабирование элементов в технике БИС СБИС преследует две цели: увеличение плотности упаковки элементов и улучшение электрических параметров при снижении стоимости функциональной операции в расчете на кристалл. Так, например, если размер топологического элемента уменьшить в m раз, то плотность упаковки снизится в раз, рассеиваемая мощность – в раз, а произведение мощности на время задержки в раз.

Использование принципа масштабирования потребовало резкого уменьшения проектных допусков на расположение элементов и повышения плотности совмещения при их формировании. Это достигается совершенствованием, а в некоторых случаях и принципиальным изменением техники литографии и основных технологических процессов. В результате достигнутые в промышленных условиях минимальные размеры топологического рисунка составляют 1 мкм и менее.

В то же время при использовании принципа масштабирования встречаются ограничения, связанные с физическими явлениями в транзисторах и с такими факторами, как рассеяние теплоты кристаллом, надёжность внутрисхемных соединений, увеличение сопротивления соединений, рост паразитных связей и др. Улучшение параметров транзисторов и БИС (СБИС) на их основе путем пропорциональной миниатюризации требует усовершенствования не только методов создания этих транзисторов и БИС, но и методов формирования внутрисхемных соединений, а также конструкционных изменений кристалла (в части расположения функциональных и входных/выходных транзисторов, периферийных контактных площадок и др.).

Анализ указанных факторов подчеркивает тесную взаимосвязь между технологией и конструкцией БИС.