ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ
Государственное образовательное учреждение высшего профессионального образования
«НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ
ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
А. Д. Чередов
ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ
Рекомендовано в качестве учебного пособия
Редакционно-издательским советом
Томского политехнического университета
Издательство
Томского политехнического университета
2011
УДК 681.3
ББК 32.973.26-04
Ч46
Чередов А. Д.
Ч46 Организация ЭВМ и систем: учебное пособие. – 3-е изд., перераб. и доп. / А.Д. Чередов; Национальный исследовательский Томский политехнический университет. – Томск: Изд-во Томского политехнического университета, 2011. – 200 с.
В учебном пособии рассматриваются основные вопросы, связанные с организацией ЭВМ и систем: архитектуры, характеристики и классификация ЭВМ; функциональная и структурная организация ЭВМ и центрального процессора; принципы организации подсистемы памяти ЭВМ и вычислительных систем; принципы организации подсистемы ввода-вывода; архитектуры и способы организации многопроцессорных вычислительных систем.
Учебное пособие подготовлено на кафедре вычислительной техники ТПУ и предназначено для студентов Института дистанционного образования.
УДК 681.3
ББК 32.973.26-04
Рецензенты:
Кандидат технических наук,
начальник отдела корпоративной сети ОАО «Востокгазпром»
П. М Острасть
Кандидат технических наук, доцент кафедры программирования ТГУ
С.А. Останин
© ГОУ ВПО «Национальный исследовательский Томский политехнический университет», 2011
© Чередов А.Д., 2011
© Оформление. Издательство Томского
политехнического университета, 2011
Оглавление
ОГЛАВЛЕНИЕ 3
ВВЕДЕНИЕ (новый весь раздел) 6
1. Архитектуры, характеристики, классификация ЭВМ 9
1.1. Однопроцессорные архитектуры ЭВМ 9
1.1.1. Конвейерная обработка команд из раздела 3.5 11
1.1.2. Cуперскалярная обработка из раздела 1.1.1 с дополнением 13
1.1.3. Архитектура SISD 13
1.1.4. SIMD-архитектура 18
1.1.5. Многоядерные структуры процессора и многопотоковая обработка команд 19
1.2. Технические и эксплуатационные характеристики ЭВМ 21
1.3. Классификация ЭВМ 26
1.3.1. Классификация ЭВМ по назначению 26
1.3.2. Классификация ЭВМ по функциональным возможностям 26
2. Функциональная и структурная организация ЭВМ 54
2.1. Обобщенная структура ЭВМ и пути её развития 55
2.2. Типы данных 59
2.3. Структура и форматы команд ЭВМ 66
2.4. Способы адресации информации в ЭВМ 69
2.4.1. Абсолютные способы формирования исполнительного адреса 70
2.4.2. Относительные способы формирования исполнительных адресов ячеек памяти 73
2.5. Примеры форматов команд и способов адресации 76
2.5.1. Форматы команд и способы адресации в интеловских процессорах 76
2.5.2. Форматы команд и способы адресации в RISC-процессорах 87
2.5.3. Особенности системы команд IA-64 87
2.6. Принципы организации системы прерывания программ 89
3. ФункциональнаЯ и структурнаЯ организация центрального процессора ЭВМ 97
3.1. Назначение и структура центрального процессора 97
3.2. Назначение, классификация и организация ЦУУ 101
3.3. Регистровые структуры центрального процессора 102
3.3.1. Регистровые структуры процессоров IA-32 102
3.3.2. Регистровые структуры процессоров AMD64 (Intel64) 107
3.3.3. Регистровые структуры процессоров IA-64 108
3.4. Структурная организация современных универсальных микропроцессоров 110
3.4.1. Стратегия развития процессоров Intel 111
3.4.2. Особенности многоядерной процессорной микроархитектуры Intel Core 112
3.4.3. Микроархитектура Intel Nehalem 116
3.4.4. Семейство процессоров Intel Westmere 129
3.4.5. Микроархитектура AMD К10 131
3.5. Современное состояние и перспективы развития микропроцессоров для Unix-серверов 139
3.5.1. Микропроцессоры семейства Ultra SPARC 139
3.5.2. Микропроцессор IBM POWER 7 139
3.5.3. Микропроцессор Intel Itanium 9300 (Tukwila) 140
3.5.4. Микропроцессор Intel Nehalem EX 141
4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПОДСИСТЕМЫ ПАМЯТИ ЭВМ И ВС 142
4.1. Иерархическая структура памяти ЭВМ 142
4.2. Организация стека регистров 145
4.3. Способы организации кэш-памяти 147
4.3.1. Типовая структура кэш-памяти 147
4.3.2. Способы размещения данных в кэш-памяти 150
4.3.3. Методы обновления строк основной памяти и кэша 155
4.3.4. Методы замещения строк кэш-памяти 157
4.3.5. Многоуровневая организация кэша 158
4.4. Принципы организации оперативной памяти 160
4.4.1. Общие положения 160
4.4.2. Методы повышения пропускной способности ОП 163
4.4.3. Методы управления памятью 172
4.4.4. Организация виртуальной памяти 178
4.4.5. Методы ускорения процессов обмена между ОП и ВЗУ 187
5. организациЯ системНОГО ИНТЕРФЕЙСА И ВВода-вывода ИНФОРМАЦИИ 189
5.1. Общая характеристика и классификация интерфейсов 189
5.2. Способы организации передачи данных 193
5.3. Системная организация компьютеров на базе современных чипсетов 195
5.3.1. Системная организация на базе чипсетов компании Intel 195
5.3.2. Системная организация на базе чипсета AMD 200
6. Многопроцессорные и многомашинные вычислительные системы 202
6.1. Архитектуры вычислительных систем 202
6.2. Сильносвязанные многопроцессорные системы 206
6.3. Слабосвязанные многопроцессорные системы 209
СПИСОК ЛИТЕРАТУРЫ 211
