- •3.Мощность микропроцессора, mips, mflops.
- •6.Универсальные и специализированные, синхронные и асинхронные мп, одномагистральные и многомагистральные эвм.
- •8.Цифровые процессоры обработки сигналов, оценка требуемого быстродействия, исходя из теоремы Котельникова (Найквиста).
- •10.Локальные системы накопления и обработки информации. Распределенные системы управления сложными объектами. Распределенные системы параллельных вычислений.
- •11.Понятия структуры и архитектуры микроЭвм. Структурная схема микроЭвм.
- •12.Интерфейсы микроЭвм (внутриплатный, системный, увв).
- •13.Структурная схема однокристального мп.
- •14.Алу, регистр состояния, флаги.
- •15.Аккумулятор, счетчик команд, роНы.
- •16.Стек, указатель стека.
- •18.Микропрограммный и аппаратный принципы управления
- •19.Достоинства и недостатки микропроцессоров с архитектурой cisc и risc.
- •20.Принципы организации вычислительного процесса.
- •21.Конвеерный принцип выполнения команд.
- •22.Назначение кэш-памяти. Принципы временной и пространственной локальности.
- •25.Алгоритм, команда, операнд, код операций.
- •26.Система команд, формат команды.
- •27.Команды пересылки, арифметический и логических операций.
- •28.Команды переходов и связи с подпрограммами.
- •31.Прямая(абсолютная), страничная, сегментная адресация.
- •32.Регистровая, регистровая косвенная, непосредственная адресация.
- •33.Индексная, относительная адресация.
- •38.Изолированный ввод-вывод и ввод-вывод, отображенный на память. Назначение адресов регистров вв, драйверы вв.
- •40)Назначение адресов регистров вв,драйверы вв
- •41.Ввод-вывод, безусловная и условная передача данных.
- •44.Ввод-вывод в режиме прерываний. Реакция процессора на прерывания.
- •45.Контекстное переключение процессора, идентификация прерывающего устройства.
- •46.Программный полинг флажков готовности при прерываниях. Программный полинг
- •47.Одноуровневая и многоуровневая система прерываний. Внутренние сигналы прерываний. Одноуровневые прерывания.
- •49.Ввод-вывод с прямым доступом к памяти- пдп (dma). Режимы пдп: идентификации состояния памяти, с пропуском тактов,с простой организацией
- •51. Запоминающие устройство – адресные и ассоциативные, с произвольным и последовательным доступом.
- •52. Озу энергозависимы е и энергонезависимые. Техническое исполнение озу. Статические и динамические озу. Достоинства и недостатки.
- •53. Интерфейс статического озу. Особенности интерфейса динамического озу.
- •57. Принципы работы, достоинства и недостатки fram, mram.
- •60. Статические параметры бис зу.
- •61. Динамические параметры определяться временными процессами, поиск в бис зу.
- •I80286, Реальный и защищенный режим.
- •I80386, i486. Процессоры с умножением частоты.
49.Ввод-вывод с прямым доступом к памяти- пдп (dma). Режимы пдп: идентификации состояния памяти, с пропуском тактов,с простой организацией
ПДП-прямой доступ памяти.
DMA-data memory access.
Быстрый обмен данными между внешними устройствами и оперативной памяти микро ЭВМ без управления процессора.В обычных условиях системной шиной является процессор,адрес , данные и управляющий сигнал.
Когда инициализируется DMA шиной контроллер DMA формируя адреса данные сигналы записи и чтения.
Управляет передачей данных между памятью и переферийным устройством.
Действие процессора приостанавливается и он отключается от системной шины(трисабильные буфера на шинах адреса данных переводятся в высокоимпеданстное состояние)
Используется 3 разновоидности ПДП.
1)В режиме идентификации состояния памяти ПДП выполняется без выполнения процессоров, для чего используется те интервалы машинных циклов,процессор выполняет внутреннее.
Процессор или дополнительная схема,выдает спец сигнал сигнализирующий о том,что системное шина доступна.
Производительность процессора не изменяется на передаче ПДП несет нерегулярный характер и поэтому приводит к снижению скорости процессора,так же требуется спец схема выявления состоянаия магистрали.
2)В режиме с пропуском тактов контроллер ПДП сигналом запроса магистрали заставляет процессор отключатся от системной шины на несколько тактов и между основной памятью отдельным тактом передается байт или слово.т.е. микроЭВМ продолжает работу с пониженной скоростью,этот режим используется в ПК.
3)При простой орагнизации ПДП, во время передачи ПДП блока данных МП выключается из работы
При выполнении передачи ПДП содержимое внутренних регистров не меняется, поэтому их не надо заполнять в памяти.
50.Общие принципы работы каналов ПДП при передаче блока данных БИС контролера ПДП. Внешние устройство посылает запрос на передачу блока информации, микропроцессор заканчивает посылает сигналы освобождения приёма и одновременно освобождает информацию и адресную шину (ШД, ША) контролер ПДП выставляет очередной адрес на ША и данные на ШД при записи и выдаёт соответствующей стропы.
Контроль ПДП берет управление шинами и выдает адрес управления ячейками памяти, необходимые управлять сигналами и самимы данными и снимает запрос.
До выполнения операции ПДП в контроллер ПДП программа загружает начальный адрес в области основной памяти и число передаваемых байт и слов.
После каждой передачи в контроллере ПДП производится инкримент и дикримент счетчиков байт или слов.Процесс повторяется пока счетчик не достигнет нуля.
В кристалле МП часто размещается только самые необходимые схемы для ПДП, а в качестве контроллера может использоватся специальный БИС для ПК (БИС Intel82B7)
Микросхема может управлять 4 канала с учетом приоритетов переферийных устройств.
Для связи с внешним миром используется несколько контроллеров ввода и вывода , управляется через стандартный интерфейс.
Пример:Com-port-последовательный порт,LTP-паралелльный порт, USB, контроллер клавиатуры
Конструктивно они размещаются в С БИС, они функционально идентичны одиночным БИС.