16. Многоядерный процессор

Многоя́дерный проце́ссор — центральный процессор, содержащий два и более вычислительных ядра на одном процессорном кристалле или в одном корпусе. Архитектура многоядерных систем Многоядерные процессоры можно классифицировать по наличию поддержки когерентности кеш-памяти между ядрами. Бывают процессоры с такой поддержкой и без нее. Способ связи между ядрами: разделяемая шина;сеть (Mesh) на каналах точка-точка;сеть с коммутатором;общая кеш-память. Кеш-память: Во всех существующих на сегодня многоядерных процессорах кеш-памятью 1-го уровня обладает каждое ядро в отдельности, а кеш-память 2-го уровня существует в нескольких вариантах: разделяемая — расположена на одном кристалле с ядрами и доступна каждому из них в полном объёме. Используется в процессорах семейств Intel Core. индивидуальная — отдельные кеши равного объёма, интегрированные в каждое из ядер. Обмен данными из кешей 2-го уровня между ядрами осуществляется через контроллер памяти — интегрированный (Athlon 64 X2, Turion X2, Phenom) или внешний (использовался в Pentium D, в дальнейшем Intel отказалась от такого подхода). Производительность В приложениях, оптимизированных под многопоточность, наблюдается прирост производительности на многоядерном процессоре. Однако, если приложение не оптимизировано, то оно не будет получать практически никакой выгоды от дополнительных ядер, а может даже выполняться медленнее, чем на процессоре с меньшим количеством ядер, но большей тактовой частотой. Это в основном приложения, разработанные до появления многоядерных процессоров, либо приложения, в принципе не использующие многопоточность.Большинство операционных систем позволяют выполнять несколько приложений одновременно. При этом получается выигрыш в производительности даже если приложения однопоточные. Наращивание количества ядер На сегодня основными производителями процессоров — Intel и AMD дальнейшее увеличение числа ядер процессоров признано как одно из приоритетных направлений увеличения производительности. Имеются экспериментальные разработки процессоров с большим количеством ядер (более 20). Некоторые из таких процессоров уже нашли применение в специфических устройствах.

Вопрос 21. Ортогональная память. Вс с комбинированной структурой.

Одна из первых концепций ВС с комбинированной структурой - это ортогональная машина Шумана, состоящая из горизонтальных и вертикальных АУ, совместно использующих ортогональную память.

Ортогональная память - это ЗУ, позволяющее использовать горизонтальному АУ доступ к данным, расположенным на горизонтальном срезе памяти, а вертикальному АУ - доступ к данным по вертикально расположенным разрядным срезам. На базе концепции ортогональной машины создана реальная система -OMEN 60 с ЭВМ PDP-11 в качестве горизонтального АУ, что позволило применить развитое ПО этой системы, не разрабатывая нового. В качестве вертикального АУ используется 64 идентичных процессорных элемента. Ортогональная память построена таким образом, что для горизонтального АУ оно представляется обычной памятью с 16 разрядными словами (2 байта), а для вертикального АУ памятью длиной в 64 разряда. Программное обеспечение систем семейства OMEN 60 содержит расширенные версии языков ФОРТРАН и БЕЙСИК, реализованных па PDP-11, а также ОС PDP-11, дополненную расширенной версией языка APL.

Значительный интерес представляет концепция системы MAP (Multi Associative Processor), которая сочетает в себе черты ансамблей процессоров матричных и ассоциативных систем, т. е. черты основных представителей класса ОКМД и МКМД.

Система содержит 1024 процессорных элементов (ПЭ) и восемь устройств управления (УУ). Допускается программное управление связями между ПЭ вместо обычных фиксированных связей.

Такая организация позволяет использовать ПЭ как распределяемые ресурсы, что в сочетании с 8 УУ позволяет одновременно решать несколько программ, причем одни программы могут обрабатываться в параллельном режиме, а другие - в последовательном. Одновременная работа в параллельном и последовательном режимах в отличие от матричных и ассоциативных систем позволяет отказаться от универсальной ВС в качестве сопрягаемого ведущего процессора.

Недостатки системы МАР:

• невозможен, как в ИЛЛИАК-4 быстрый ввод-вывод информации в собственную ЗУ для ПЭ. Загрузка памяти ПЭ осуществляется через оперативную память (ОП) и УУ, за которым в данный момент закреплен рассматриваемый процессорный элемент;

• скорость обмена информацией между соседними ПЭ ограничена.

По оценкам авторов и пользователей системы МАР, стоимость выполнения одной команды в ней в 2 раза меньше, чем в обычном компьютере с аналогичными характеристиками.