Следующий набор регистров общий для всех каналов.

CR – 8-битный регистр, который управляет работой контролера. Он программируется, когда контролер находится в состоянии программирования и очищается командами Reset и MasterClear.

SR – отражает текущее состояние запросов и передач по всем 4-ем каналам.

MR – каждый бит маскирует/демаскирует свой канал ПДП (0 – разрешает, 1 – маскирует).

RR – регистр запросов. Сигнал запроса может задан как обслуживающим устройством, так и программно.

Temporary Register – используется для хранения элемента данных.

Контролер имеет 4 режима работы:

1. Режим единичной передачи. После каждого цикла освобождает шину.

2. Режим блочной передачи. В этом режиме наличие сигнала запроса требуется только до момента выдачи контролером сигнала (подтверждения запроса на ПДП). После чего шина не освобождается вплоть до передачи всего блока.

3. Режим передачи по требованию. Передача идет до тех пор, пока активен сигнал запроса передачи.

4. Каскадный режим. Позволяет включить в подсистему ПДП более 1 контролера, когда не хватает 4-х каналов ПДП.

Типы передачи пдп:

1. Память-память. Используется для передачи блока данных из одного места в другое.

2. Режим автоинициализации. После завершения обычной передачи используемый канал ПДП маскируется и должен быть перепрограммирован для дальнейшей работы с ним. При автоинициализции маскировка каналов после окончания передачи не происходит, а регистр текущего адреса, счетчик циклов автоматически загружается из соответствующих регистров с начальными значениями.

3. Режим фиксированных приоритетов. В этом режиме канал 0 имеет MAX приоритет, а канал 3 – Min.

4. Циклический сдвиг приоритетов. Позволяет избежать забивания шины одним каналом. Канал, который передавал получает снижение приоритета.

5. Режим сжатия времени передачи. Если временные хар-ки быстродействия обменных устройств совпадают, ПДП может сократить время выполнения каждого такта передачи.

Цикл обмена пдп

ЦП программирует контролер ПДП, устанавливая его регистры. Затем ЦП дает команду устройству прочитать данные во внутренний буфер, ПДП начинает работу, посылая устройству запрос чтения. Адрес памяти уже находится в адресной шине, так что у-во знает куда следует пересылать следующее слово из внутреннего буфера. Когда запись закончилась, у-во посылает сигнал подтверждения контролеру ПДП. Затем контролер увеличивает используемый адрес памяти и уменьшает счетчик байтов. После этого запрос на чтение повторяется, пока значение счетчика не равно 0. По завершению цикла копирующие устройства инициализируют прерывания процессора, означающие завершение переноса.

76. Системные ресурсы пэвм.

77. Системный таймер. Назначение, структурная схема, принцип работы.

Для его реализации используется МС i8253/i8254.

Функции системного таймеров:

1. Генерация прерываний системных часов.

2. Генерация запросов на регенерацию памяти.

3. Генерация звуковых сигналов.

Таймер реализуется как 3-х канальный. Каждый канал реализ. на 16-разрядном счетчике.

clk = 1.19 МГц

Канал 0 связан с регистром 40h, который доступен для чтения/записи. Так как СТ 16-разрдный, то генерация IRQ0 происходит с частотой clk/2¹⁶=18,206 Гц.

Канал 1 связан с регистром 41h, который доступен для чтения/записи. Константа счетчика 12h (начальное значение). Счетчик 8-разрядный.

Канал 2 связан с регистром 42h. СТ 16-разрядный. Значение СТ определяет высоту тона.

Регистр 43h доступен для записи – управляемый регистр.