- •Основные этапы развития вт. Механический этап развития вт
- •Основные этапы развития вт. Электромеханический этап развития вт
- •Основные этапы развития вт. Электронный этап развития вт
- •Основные этапы развития вт. Первое поколение эвм
- •Основные этапы развития вт. Второе поколение эвм.
- •Основные этапы развития вт. Третье поколение развития эвм.
- •Основные этапы развития вт. Четвертое поколение развития эвм
- •Арифметические основы построения эвм. Системы счисления, используемые в вт. Способы кодирования чисел в эвм. Арифметические операции в эвм. Сложение чисел в эвм.
- •Арифметические основы построения эвм. Формы представления чисел в эвм. Форма представления чисел с фиксированной запятой
- •Арифметические основы построения эвм. Формы представления чисел в эвм. Форма представления чисел с плавающей запятой.
- •Логические основы построения эвм. Понятие о логической функции.
- •Логические основы построения эвм. Основные логические функции.
- •Логические основы построения эвм. Логические элементы, используемые в эвм.
- •Логические основы построения эвм. Триггер.
- •Логические основы построения эвм. Сумматор
- •Архитектура и принципы построения эвм. Основные характеристики эвм. Структура технических средств эвм.
- •Архитектура и принципы построения эвм. Логически необходимые элементы эвм.
- •Классификация и архитектура вычислительных систем. Многомашинные вычислительные системы. Многопроцессорные вычислительные системы. Комплексирование в вычислительных системах
- •Персональные компьютеры и рабочие станции. Классификация пк по областям применения. Серверы. Мейнфреймы. Кластерные архитектуры.
- •Компьютер. Каноническая структура компьютера.
- •Устройство управления. Синхронный и асинхронный способы управления уу.
- •Устройство управления. Микропрограммная и аппаратная реализация устройства управления.
- •Функциональная и структурная организация процессоров. Классификация процессоров. (cisc и risc)
- •Центральный процессор. Структура и организация центрального процессора. Влияние на работу процессора адресности команд и способа адресации.
- •Внутренняя конфигурация процессора 8086
- •Классы сигналов прерывания. Приоритеты прерывания. Обработка программного прерывания. Векторная система прерываний. Распределение прерываний в пк на базе процессора х86
- •Организация памяти пк. Иерархия памяти. Организация кэш-памяти.
- •Организация оперативной памяти (ram). Типы и классификация оп. Адресация информации и обработка адресов.
- •Организация виртуальной памяти. Страничная организация памяти. Сегментация памяти.
- •Стек. Понятие стека.
- •Организация ввода-вывода. Шина. Шины данных. Шины адреса. Шины управления. Bios.
- •Организация ввода-вывода. Системные и локальные шины.
- •Организация ввода-вывода. Шины ввода-вывода. Шина agp Шина usb Шины ide и scsi
- •История появления микропроцессоров.
- •Основные технические характеристики микропроцессоров.
- •Микропроцессоры 8086-80486
- •Обзор процессоров других фирм, отличных от Intel
- •Модульная конструкция пк. Принцип открытой архитектуры.
- •Основные функции системы обмена информацией с внешними устройствами.
- •Организация сетей. Понятие о компьютерной сети.
- •Одноранговые сети
- •Сети на основе сервера.
- •Топология сети. Шина.
- •Концентраторы.
Логические основы построения эвм. Триггер.
Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.
Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными.
Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).
Триггеры с динамическим управлением воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). Также встречается название «триггер управляемый фронтом».
Одноступенчатые триггеры (latch, защёлки) состоят из одной ступени представляющей собой элемент памяти и схему управления, бывают, как правило, со статическим управлением. Одноступенчатые триггеры с динамическим управлением применяются в первой ступени двухступенчатых триггеров с динамическим управлением. Одноступенчатый триггер на УГО обозначают одной буквой - Т.
Двухступенчатые триггеры (flip-flop, шлёпающие) делятся на триггеры со статическим управлением и триггеры с динамическим управлением. При одном уровне сигнала на входе С информация, в соответствии с логикой работы триггера, записывается в первую ступень (вторая ступень заблокирована для записи). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временны́х гонок. Двухступенчатый триггер на УГО обозначают двумя буквами - ТТ.
Логические основы построения эвм. Сумматор
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов
В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.
По способу реализации:
механические
электромеханические
электронные
пневматические
По архитектуре:
четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;
полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);
полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.
По способу действия:
Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании;
Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;
По способу организации переноса
С последовательным переносом
С параллельным переносом;
С условным переносом;
С групповым переносом.