- •Архитектура эвм
- •Системы счисления.
- •Триггеры.
- •Параллельные регистры.
- •Одноразрядный полусумматор.
- •Одноразрядный полный сумматор.
- •Шифраторы.
- •Дешифраторы.
- •Центральное устройство.
- •Процессор.
- •Классы процессоров. Misc.
- •Матричные и векторные процессоры.
- •Динамическое исполнение.
- •Динамическая память.
- •Последовательный порт rs-232-c.
Одноразрядный полусумматор.
Сумматор – это узел арифметико-логического устройства (АЛУ), выполняющий арифметическое сложение кодов двоичных чисел с учётом переносов, направленных от младших разрядов к старшим.
В зависимости от элементной базы сумматоры делятся на комбинационные и накопительные. Комбинационные сумматоры строятся на логических элементах И, ИЛИ, НЕ. Слагаемые на вход подаются одновременно, результат определяется комбинацией слагаемых. Такой сумматор обладает большим быстродействием, но не запоминает сумму и поэтому ставится с регистрами. Накопительные сумматоры строятся на Т-триггерах. Слагаемые подаются на счётных вход по очереди, поэтому такие сумматоры обладают меньшим быстродействием, но способны хранить результат и накапливать сумму.
Схема называется полусумматором, так как сложение одноразрядных двоичных чисел происходит без учёта переноса старшего разряда.
Синтез:
Вход |
Выход |
|||
|
|
|
|
|
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Одноразрядный полный сумматор.
Вход |
Выход |
|||
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Полный одноразрядный сумматор должен иметь три входа: – слагаемые, - перенос из предыдущего разряда. И два выхода: .
Идея построения такая же, как и полусумматора.
Сумматоры параллельного действия с последовательным переносом.
Схема сумматора параллельного действия с последовательным переносом строится на основе каскадного соединения одноразрядных комбинационных сумматоров с последовательным переносом от младших разрядов к старшим. Слагаемые на вход подаются одновременно в параллельном коде. На выходе образуется сумма без учёта переноса и переносы, которые последовательно передаются на входы следующих сумматоров. На выходе образуется действительное значение цифр.
Сумматор последовательного действия.
Сумматор последовательного действия преобразует последовательный код слагаемых в последовательный код их сумм. Сложение двух многоразрядных двоичных чисел начинается с младшего разряда и выполняется поразрядно за столько тактов, сколько разрядов содержится в двоичном числе. Слагаемые подаются последовательно на вход A и B, начиная с младшего разряда. На выходе в каждом такте образуется сумма и перенос. Единица переноса, если она возникает, задерживается D триггером и поступает на вход P в следующем такте одновременно со следующим разрядом слагаемых
Время сложения:
Достоинства:
Малое количество оборудования
Недостатки:
Малое быстродействие