- •Архитектура эвм
- •Системы счисления.
- •Триггеры.
- •Параллельные регистры.
- •Одноразрядный полусумматор.
- •Одноразрядный полный сумматор.
- •Шифраторы.
- •Дешифраторы.
- •Центральное устройство.
- •Процессор.
- •Классы процессоров. Misc.
- •Матричные и векторные процессоры.
- •Динамическое исполнение.
- •Динамическая память.
- •Последовательный порт rs-232-c.
Динамическое исполнение.
Совокупность технологий обработки данных в процессоре, обеспечивающая более эффективную работу процессора за счёт манипулирования данными, а не простого исполнения списка инструкций. Динамическое исполнение представляет собой комбинацию 3х методов обработки данных:
Множественное предсказание ветвлений. Предсказывается прохождение программы по нескольким ветвям. Процессор может предвидеть разделение потока инструкций, используя алгоритм множественного предсказания ветвления. С точностью более 90% он предсказывает, в какой области памяти можно найти следующие инструкции. В процессе исполнения инструкции процессор просматривает программу на несколько шагов вперёд. Данный метод позволяет увеличить загруженность процессора.
Анализ потока данных. Анализируется и составляется график исполнения инструкций в оптимальной последовательности независимо от порядка их следования в тексте программы. Используя анализ потока данных, процессор просматривает декодированные инструкции и определяет, готовы ли они к непосредственному исполнению или зависят от результата других инструкций. Затем процессор определяет оптимальную последовательность выполнения и исполняет инструкции наиболее эффективным образом.
Спекулятивное исполнение. Повышает скорость выполнения, просматривает программу вперёд и исполняет те инструкции, которые необходимы. Процессор выполняет инструкции по мере их поступления в оптимизированной последовательности. До 5 инструкций одновременно. Так как выполнение инструкций происходит на основе предсказания ветвлений, результаты сохраняются как спекулятивные. На конечном этапе порядок инструкций восстанавливается и переводится в обычное состояние.
Hyper-Threading.
Здесь реализуется разделение времени на аппаратном уровне. Физический процессор разбивается на 2 логических. Каждый из которых использует ресурсы чипа:
Ядро
Кэш память
Шины
Исполнительное устройство
Ядро процессора выполняет два процесса одновременно. Эффективность повышается на 30%.
Запоминающие устройства. Характеристики ОЗУ.
Память ЭВМ – функциональная часть машины, предназначенная для записи, хранения и выдачи информации, то есть память находится в трёх режимах: запись, хранение, чтение.
По использованию память делится на два типа: внешняя и внутренняя.
По назначению память делится на оперативную (RAM), постоянную (ROM), сверхоперативную (Кэш).
ОЗУ на БИС. По принципу работы ОЗУ на БИС делится на два типа: статические и динамические. В статических ОЗУ для хранения 1 бита информации используются статические триггеры на транзисторах. Информация сохраняется, пока обеспечивается питание. В динамических ОЗУ информация хранится в виде зарядов ёмкости затвор-подложка МДП (металл-диэлектрик-проводник) транзистора.
Основные характеристики:
Информационная ёмкость
Энергопотребление
Быстродействие
Организация адресного ОЗУ.
Память состоит из ячеек, в каждой из которых содержится 1 бит информации. Биты как правило обрабатываются группами фиксированного размера, -бит называется словом, -длина слова. Длина максимального слова компьютера от 16 до 64 бит. 8 идущих подряд битов являются байтом. Для доступа к памяти необходимы имена или адреса, определяющие расположение данных в памяти. Для адресов используются числа от до .
При , размер памяти составляет 4 Гб.
Байтовая адресация ОЗУ.
Память большинства компьютеров имеет байтовую адресацию, то есть адреса назначаются байтом. Существует 2 способа адресации: адрес слова в прямом и обратном порядках.
Адрес слова |
Адрес байта |
|||
0 |
0 |
1 |
2 |
3 |
4 |
4 |
5 |
6 |
7 |
|
… |
|||
|
|
|
|
|
При длине слова 32 бита. Слова могут быть выровнены (начиная по байтовым адресам 0, 4, …) или не выровнены.