- •Вопрос №1 Развитие микропроцессоров.
- •Вопрос №3 Особенности структуры процессора i486.
- •Вопрос №4 Особенности структуры процессора Процессор Pentium
- •Вопрос №5 Особенности формирования адреса в защищённом режиме.
- •Вопрос №12 Схема формирования физического адреса
- •Вопрос №8 Понятие и действие механизма привилегий
- •Вопрос №9 Условия защиты доступа к данным и передача управления другим программам:
- •Вопрос №10 Формат дескриптора шлюза вызова.
- •Вопрос №11 Страничная память
- •2. Двухуровневое обращение
- •Вопрос №13 Буфер страничного преобразования.
- •Вопрос №16 Организация работы внутренней кэш-памяти
- •Вопрос №15 Алгоритм записи/считывания
- •Вопрос №20 Мультизадачность
- •Отличительный особенности архитектуры процессоров 6-го поколения.
- •Вопрос № 37 Однокристальные микроконтроллеры с cisc архитектурой.
- •Основные компоненты микроконтроллера:
- •Вопрос № 38 Архитектура 16-разрядных cisc микроконтроллеров.
- •Вопрос №41 Сигнальные микропроцессоры.
- •Вопрос №42 Нейронные вычислители.
- •Вопрос №39, 40 Однокристальные микроконтроллеры с risc-архитектурой.
- •3 Семейства: Tiny, Classic, Mega.
- •Вопрос №36 Портативные компьютеры и кпк.
- •1.Особенности архитектуры.
- •Вопрос №34 Клеточные и днк процессоры.
- •Вопрос №32 Режим тсс.
- •Вопрос №31Синхронизация и управление энергопотреблением(smm – system meneger mode – режим системного управления).
- •Вопрос №30 Увеличение быстродействия процессора.
- •Вопрос №29 Стек. Подпрограммы.
- •Вопрос №27, 28 Принцип работы процессора ia 64.
- •Вопрос №26 Управление памятью (менеджер памяти).
- •Вопрос №48 Назначение и использование технологии ht.
- •Вопрос №47 Динамическая память.
- •Вопрос №46 Идентификация модулей.
- •Структура банка памяти.
- •Вопрос №49 Блочная память с чередованием адресов по циклической схеме.
- •Вопрос №50 Блочно-циклическая схема расслоения.
- •Вопрос №51 Постоянные запоминающие устройства.
- •Вопрос №53 Flash – память.
- •Вопрос №56 Совместимость и идентификация процессоров.
- •Вопрос №60 Гиперпотоковые и мультиядерные цп.
2. Двухуровневое обращение
+ небольшой размер памяти для хранения стр. 4-5Кбайт
- снижение быстродействия т.к. требуется 2 цикла памяти
В любом варианте требуется обращение к памяти, поэтому для повышения быстродействия в процессоре имеется специальное устройство страничного преобразования которое содержит буфер преобразования стр.(TBL) Этот буфер хранит физич. адреса последних 32 страниц к которым обращался процессор. Это позволяет уменьшить количество обращений процессора за физ. адресами к памяти.
Вопрос №14Сравнение двух видов памяти.
Сегментная |
Страничная |
Надежный механизм защиты. |
Не обеспечивается защита от взаимного влияния программ (-) |
Ухудшение быстродействия обуславливается необходимостью формирования сложного адреса (-) |
Необходимо знать только один виртуальный адрес страницы который сразу преобразуется в физический (+) |
Автоматическое обнаружение и обработка программных ошибок |
Фиксированный размер страницы, который можно согласовать с размером сектора или кластера, что снимает проблему фрагментации диска(+) |
Необходимость выполнения служебных функций при загрузке селекторов и дескрипторов(-) |
Эффективная внутренняя фрагментация, когда объект точно не укладывается в страницу или набор страниц |
Вопрос №13 Буфер страничного преобразования.
Устройство преобразования содержит память которая разделяется на 2 блока:
Блок достоверности атрибутов и тэгов, который хранит поисковые данные виде тэгов, атрибуты необходимые для замены давно не используемой страницы. Он организован виде 8 множеств (строк), в каждой из которых хранится по 4 поисковых признака (4поля) т.е. всего 32 поля. поэтому можно хранить 32 физ. адреса страниц.
Блок данных. Организован аналогично блоку тэгов (32поля). но содержит не поисковые признаки а физ. адрес страницы(20бит)
Поиск физ. адреса страницы в буфере выполняется следующим образом:
По 3м младшим разрядам виртуального адреса страницы находится множество (14-12)
Происходит сравнение 17 старших разрядов виртуального адреса (тэг) с тэгами хранящимися в полях данного множества
При совпадении с одним из них из соответствующего поля блока данных считываются 20 разрядов физ. адреса страницы, к которым добавляются 12 разрядов № байта. Таким образом формируется полный физ. адрес ячейки памяти.
Если совпадения не происходит не с одним из тэгов (промах), то физ. дреса данной вирт. страницы в буфере нет и поэтому необходимо обращение к таблице страниц ОП за физ. адресом страницы, т.е. выполняется цикл памяти.
Вывод: Буфер преобразований размером 32-стр. обеспечивает до 95-99% запросов на доступ к таблицам страниц, что позволяет значительно повысить быстродействие.
Вопрос №16 Организация работы внутренней кэш-памяти
Объём данной внутр. КЭШ-памяти 8К байт: кол-во множеств*кол-во блоков*кол-во байт в блоках (27*22*24) Когда процессор запрашивает информацию уже находящуюся в КЭШ памяти, цикл шины не нужен. Если информации нет в КЭШе то необходимо обращение к ОП
Адресация КЭША осуществляется путём разделения физ.адреса на 3 части: 7бит (4-10 разряды)-определяют № множества или строки КЭШа; 21 бит (11-31)-задают поле тэга и предназначены для определения хранения информации по данному адресу в КЭШе; 4 младших разряда (0-3) выбирают № байта в блоке данных.
Алгоритм работы:
Определить нужное множество
Сравнение тэга адреса с каждым из тэгов, хран. в блоке тэгов данного множества
При совпадении с одним из них происходит обращение к соответствующему блоку данных. Выбирается байт из блока данных V=16
передача памяти для обработки
При несовпадении тэгов выполняется обращение к ОП