- •Кафедра робототехнических систем
- •Общие положения
- •1. Организация цикла лабораторных работ
- •1.1. Состав и задачи цикла работ
- •1.2. Подготовка к выполнению лабораторной работы
- •1.3. Проведение лабораторной работы
- •1.4. Требования к оформлению отчета по работе
- •2. Краткая инструкция по технике безопасности при выполнении лабораторных работ
- •3. Назначение, состав и органы управления лабораторного стенда
- •3.1. Описание лабораторного стенда
- •3.2. Описание управляющей программы
- •3.3. Порядок ввода схемы соединений исследуемого узла
- •3.4. Порядок исследования узла
- •3. Контрольные вопросы
- •Синтез комбинационного автомата по заданной временной диаграмме Лабораторная работа № 2
- •1. Цель работы
- •2. Теоретические сведения
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2 .2. Синтез двоичного шифратора на логических элементах
- •2.3. Иные реализации двоичных шифраторов
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2. Структурные схемы коммутаторов
- •2.3. Реализации коммутаторов информационных потоков
- •2.4. Дополнительные возможности мультиплексоров
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2 Преобразование триггеров
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2. Специальные счетчики и делители
- •2.3. Микросхема ие7
- •2.4. Делители на базе счетчика ие7
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •Приложение 1 Система логических функций от 2 аргументов
- •Приложение 2 Номенклатура логических микросхем, входящих в серии ттл
- •Приложение 3 Зарубежные аналоги микросхем, используемых в цикле лабораторных работ
- •Библиографический список
- •Содержание
- •394026 Воронеж, Московский просп., 14.
3.2. Рабочее задание
3.2.1. Доработайте под руководством преподавателя схему, перенесенную в отчет с рис. 3.3, таким образом, чтобы выполнялись задачи, указанные выше при ее анализе. Подсчитайте расход микросхем на ее реализацию.
3.2.2. Запустите на ПК программу VirtualPCB, наберите в редакторе разработанную вами схему для реализации факультативного шифратора. Входы схемы подключите к линиям поля ввода, выходы А – к линиям поля индикации.
3.2.3. Проверьте результат ввода, как указано выше, в частности проверьте отображение всех выходных сигналов в поле индикации; если какого-то имени нет, удалите связь и создайте ее снова. Сохраните схему под именем ЛР3_1.
3.2.4. Установите выбранные вами микросхемы в колодки согласно правилу, приведенному выше, включите питание стенда и щелкните «Соединиться с устройством». Подавая активные сигналы (лог.0) на входы шифратора согласно плану эксперимента, наблюдайте результаты по показаниям в поле индикации, сверяя их с подготовленной таблицей истинности. В случае несоответствия найдите ошибку в таблице соединений или в коммутации, сохраните исправленную схему. После завершения эксперимента проведите анализ полученных результатов и сформулируйте выводы, занеся их в отчет.
3.2.5. Щелкните «Отсоединиться», выключите питание стенда и удалите элементы и связи. Наберите схему для исследования приоритетного шифратора 16х4 на двух микросхемах ИВ1. Верхнюю линию поля ввода обозначьте L1. К последующим линиям поля ввода подключите 7 входов схемы, выбранных в п. 3.1.9, остальные – к линии L1. К линиям поля индикации подключите выходы А3…А0, G, а также выходы G# обоих шифраторов.
3.2.6. Проверьте результат ввода, как указано выше. Сохраните схему под именем ЛР3_2.
3.2.7. Проведите исследование по предварительно подготовленной таблице (п. 3.1.9).
3.2.8. Подготовьте отчет, оформив его в соответствии с требованиями п. 1.4 "Общих положений".
4. Контрольные вопросы
Дайте описание процедуры составления СДНФ и СКНФ логической функции и их минимизации.
Приведите определение шифратора и двоичного шифратора.
Подсчитайте, сколько выходов будут иметь шифраторы с 10, 20, 30 входами.
Опишите различия в функционировании шифраторов, синтезированных способами А, Б и В, назовите причину этих различий, перечислите преимущества и недостатки каждого варианта.
Запишите СДНФ функций A1, A2 классической реализации рассмотренного шифратора.
Запишите выражения для функций A1, A2 приоритетной реализации рассмотренного шифратора.
Объясните принцип построения и функционирования переработанной вами схемы трехразрядного приоритетного шифратора, пользуясь полученной таблицей его состояний, приведите перечень (кодировку) элементов, необходимых для его создания.
Изложите сведения о функциональных возможностях приоритетных шифраторов, существующих в интегральном исполнении.
Дайте словесное описание работы ИВ1, пользуясь составленной вами таблицей истинности.
ИССЛЕДОВАНИЕ КОММУТАТОРОВ ИНФОРМАЦИОННЫХ ПОТОКОВ Лабораторная работа № 4
1. ЦЕЛЬ РАБОТЫ
1.1. Изучить принципы функционирования мультиплексоров и демультиплексоров.
1.2. На примере схемы полного трехразрядного коммутатора получить практические навыки разработки функциональных узлов вычислительной техники.
2. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
2.1. Определение коммутаторов информационных потоков
Определим одноканальные коммутаторы информационных потоков как комбинационные устройства, имеющие x информационных входов, y выходов, m адресных входов для выбора источника входной информации и n адресных входов для выбора одного из выходов и выполняющие передачу информации с одного выбранного двоичным адресным кодом входа на единственный выбранный выход. Графическое (функциональное) обозначение такого коммутатора будет иметь вид, приведенный на рис. 4.1.
Рис. 4.1
В общем случае коммутаторы информационных потоков могут иметь также входы Е разрешения ввода, входы ОЕ разрешения вывода информации и входы/выходы других специальных сигналов. Коммутаторы информационных потоков могут быть многоканальными, в этом случае все группы входов или выходов управляются общими сигналами адреса и общими или раздельными сигналами Е, ОЕ. Количество адресных входов (разрядность коммутатора m, n) в зависимости от количества информационных входов/выходов определяется соотношениями
m = int (log2x), n = int (log2y). (6.1)
Коммутаторы с m = log2x, n = log2y называют полными, а с m > log2 x (т.е. x < 2m), n > log2y – неполными.
Разновидность коммутаторов информационных потоков, которые имеют несколько информационных входов и один выход (многоканальные – несколько выходов) и которые обеспечивают передачу информации на выход со входа, выбранного адресным кодом, называют мультиплексорами, а также мультиплексорами-селекторами или просто коммутаторами. Соответственно функциональное обозначение на УГО имеет вид MUX, MX или MS. Если обозначить информационный поток на входе 0 как I0, на входе 1 как I1, и т.д., а сигнал на выходе как Q, то, например, таблица функционирования мультиплексора 8-1 будет иметь вид
А2 А1 А0 Q
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7
Неполные мультиплексоры обычно не используются.
Разновидность коммутаторов информационных потоков, которые имеют один информационный вход (многоканальные – несколько входов) и несколько выходов и которые обеспечивают передачу информации с входа на выход, выбранный адресным кодом, называют демультиплексорами. Их функциональное обозначение на УГО – DMX. Если обозначить информационный поток на входе как I, а сигналы на выходах как Q0...Q7, то таблица функционирования демультиплексора 1-8 будет иметь вид
А2 А1 А0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 I 0 0 0 0 0 0 0
0 0 1 0 I 0 0 0 0 0 0
0 1 0 0 0 I 0 0 0 0 0
0 1 1 0 0 0 I 0 0 0 0
1 0 0 0 0 0 0 I 0 0 0
1 0 1 0 0 0 0 0 I 0 0
1 1 0 0 0 0 0 0 0 I 0
1 1 1 0 0 0 0 0 0 0 I
Неполные демультиплексоры используются, например, для получения сигналов, соответствующих десятичной цифре (n=10) или для опознавания адреса устройства (минимальное значение n=1).