- •Основы микропроцессорной техники
- •В.И. Енин
- •В.И. Енин
- •Введение
- •После изучения дисциплины необходимо знать
- •После изучения дисциплины необходимо уметь
- •В.1. Роль и место курса “Микропроцессорная техника” в учебном процессе
- •1. Микропрограммные автоматы
- •После изучения главы необходимо знать
- •1.1. Автомат без памяти
- •1.2. Микропрограммный автомат
- •1.2.1. Автомат с памятью
- •1.2.2. Микропрограммный автомат в системе управления
- •1.2.3. Структурный автомат
- •1.3. Схемная реализация микропрограммных автоматов
- •2. МикропрограмМируемые контроллеры и микропроцессоры
- •После изучения главы необходимо знать
- •2.1. Блок микропрограммного управления
- •2.2. Блок обработки цифровых данных.
- •3. Принципы организации эвм
- •После изучения главы необходимо знать
- •3.1. Выполнение команд в эвм
- •Система команд и методы адресации
- •Подпрограммы
- •3.2. Общие принципы организации ввода-вывода
- •3.2.1. Программный режим ввода-вывода
- •3.2.2. Обмен информацией в режиме прерывания программы
- •3.2.3. Прямой доступ к памяти
- •3.2.4. Подключение внешних устройств
- •4. Архитектура однокристального микропроцессора
- •После изучения главы необходимо знать
- •4.1. Архитектура микропроцессора к580ик80а
- •4.1.1. Формат команд микропроцессора к580ик80а
- •4.1.2. Методы адресации микропроцессора к580ик80а
- •4.1.3. Команды безусловной и условной передач управления
- •4.1.4. Примеры команд процессора к580ик80а
- •4.2. Организация обмена в однокристальных микроЭвм
- •4.2.1. Функционирование микропроцессора
- •4.2.2. Подключение озу и регистров внешних устройств
- •5. Системы счисления и арифметические операции над числами
- •После изучения главы необходимо знать
- •5.1. Системы счисления для представления чисел в эвм
- •5.2. Представление в эвм целых двоичных чисел без знака
- •5.3. Представление в эвм целых чисел со знаком
- •5.3.1. Представление чисел со знаком в прямом коде
- •5.3.2. Представление чисел со знаком в дополнительном коде
- •5.3.3. Особенности выполнения сложения двоичных чисел без знака и со знаком
- •1. Примеры сложения чисел без знака.
- •2. Примеры сложения чисел со знаком.
- •5.4. Двоично-десятичная система представления чисел
- •5.5. Представление чисел в формате с плавающей точкой
- •Примеры представления чисел типа single
- •Примеры представления чисел типа real
- •6. Семейство процессоров х86
- •После изучения главы необходимо знать
- •6.1. Архитектура процессора 8086
- •Регистры процессора
- •Инструкции процессора
- •Сегментация памяти
- •Методы адресации
- •Распределение памяти
- •Прерывания
- •Функционирование
- •6.2. Процессоры 80286
- •Реальный режим
- •Защищенный режим
- •Прерывания
- •Регистр состояния задачи
- •Некоторые особенности функционирования
- •Функциональная схема pc at
- •7. Шина isa и интерфейсы сопряжения с устройствами управления
- •После изучения главы необходимо знать
- •7.1. Конструкция шины isa
- •Выводы шины isa
- •Распределение адресов на системной плате ат
- •Циклы магистрали
- •Прямой доступ к памяти
- •Регенерация памяти
- •Основные электрические характеристики линий isa
- •7.2. Проектирование устройств сопряжения для шины isa
- •7.2.1. Селекторы (дешифраторы) адреса
- •7.2.2. Операционная часть интерфейса
- •7.2.3. Микросхемы для построения интерфейсов Условные графические обозначения элементов цифровой техники
- •7.2.4. Микросхемы приемопередатчиков сигналов магистрали
- •Микросхемы селекторов адреса выходных регистров
- •8. Интерфейс centronics
- •После изучения главы необходимо знать
- •8.1. Порядок обмена по интерфейсу Centronics
- •8.2. Программируемый параллельный интерфейс ( ппи)
- •9. Обмен данными по интерфейсу rs-232
- •После изучения главы необходимо знать
- •9.1. Назначение линий связи rs-232
- •9.2. Подключение модема к rs-232
- •9.3. Подключение терминалов к rs-232
- •9.4. Подключение удаленных объектов управления
- •9.5. Назначение портов rs-232
- •10. Отсчёт реального времени в эвм
- •После изучения главы необходимо знать
- •10.1. Программируемый таймер
- •10.1.1. Режимы работы таймера
- •10.1.2. Таймер на системной плате ibm pc
- •10.2. Программируемый контроллер прерываний
- •10.2.1. Режимы работы пкп
- •10.2.2. Программирование пкп
- •10.3. Прерывания в ibm pc
- •10.3.1. Векторы прерывания
- •10.3.2. Прерывания bios и dos
- •10.3.3. Написание собственных прерываний
- •10.4. Отсчёт реального времени в эвм
- •10.5. Процедуры и функции для работы с прерываниями
- •После изучения главы необходимо знать
- •11.1. Архитектура 32-разрядных процессоров
- •11.1.1. Регистры процессора
- •11.1.2. Организация памяти
- •11.1.3. Режимы адресации
- •11.1.4. Ввод и вывод
- •11.1.5. Прерывания и исключения
- •11.1.6. Процессоры Pentium
- •11.2. Страничное управление памятью
- •11.3. Кэширование памяти
- •Кэш прямого отображения
- •Ассоциативный кэш
- •12. Однокристальные микроконтроллеры
- •После изучения главы необходимо знать
- •12.1. Однокристальный микроконтроллер к1816
- •12.2. Avr микроконтроллеры
- •12.3. Процессоры обработки сигналов
- •12.3.1. Однокристальный цифровой процессор обработки
- •12.3.2. Цифровые процессоры обработки сигналов (цпос)
- •13. Промышленное оборудование для цифровых систем управления
- •После изучения главы необходимо знать
- •13.1. Оборудование для централизованных систем управления
- •13.1.1. Персональные компьютеры для целей управления
- •13.1.2. Промышленные рабочие станции
- •13.1.3. Шасси для ibm совместимых промышленных компьютеров
- •13.1.4. Модульные промышленные компьютеры mic-2000
- •13.1.5. Процессорные платы
- •13.1.6. Устройства для сбора данных и управления
- •13.2. Оборудование для распределенных систем сбора данных и управления
- •13.2.1. Модули удаленного сбора данных и управления adam-5000
- •13.2.2. Модули удаленного сбора данных и управления adam-4000
- •13.3. Прикладное программное обеспечение
- •Заключение
- •Список использованных источников
- •Оглавление
- •Системы счисления и арифметические
7.2.4. Микросхемы приемопередатчиков сигналов магистрали
При проектировании устройств сопряжения необходимо обеспечить информационную, электрическую и конструктивную совместимость. Конструктивная совместимость -это точное соблюдение всех размеров плат, разъемов и крепежных элементов. Информационная совместимость - это точное выполнение протоколов обмена и правильное использование сигналов магистрали. Электрическая совместимость подразумевает согласование уровней входных, выходных и питающих напряжений и токов. Наиболее важными является выполнение требований на временные интервалы, которые для шины с невысокой скоростью обмена (ISA) составляют:
Задержка между выставлением адреса и передним фронтом строба обмена (не менее 91 нсек) определяет время распознавания своего адреса проектируемым устройством сопряжения.
Длительность строба обмена (не менее 176 нсек)
Задержка между передним фронтом сигнала IOR и выставлением устройством сопряжения (УС) читаемых данных (не более 110нсек) определяет требования к быстродействию буфера данных УС.
Задержка между задним фронтом сигнала IOW и снятие записываемых данных (не менее 30 нсек) определяет требования к быстродействию принимающих данные узлов.
Буферизирование магистральных сигналов применяется для электрического согласования и выполняет две основные функции: электрическая развязка и передача сигналов в нужном направлении и в заданный момент. Для буферизирования используются м/с магистральных приемников, передатчиков, приемопередатчиков, буферных регистров ...
Требования к приемникам удовлетворяют следующие типы микросхем: КР1533 (SN74ALS), К555 (SN74ALS), КР1554 (SN74AC) с величинами входных токов соответственно 0.2, 0.4, 0.2ма и величинами задержки 15,20,10 нсек.
Можно использовать магистральные приемники серии К559 с Iвх=0.12ма и задержкой 30нсек. Требованиям к приемника удовлетворяют и электрически программируемые ППЗУ серии КР556, которые очень удобно использовать в качестве селектора адреса. Входной ток не превышает 0.25ма.
Возможно использования шинных формирователей К589АП16 и К589АП26.
Требования к передатчикам - большой выходной ток и высокое быстродействие. Часто они должны иметь отключаемый выход (для шины данных), т.е. иметь выход с открытым коллектором или с тремя состояниями. Это необходимо при переходе устройства сопряжения (УС) в пассивное состояние в случае отсутствия обращения к нему. Такие передатчики присутствуют в каждой серии.
Приемопередатчики должны удовлетворять требованиям к передатчикам и приемникам. Желательно при большом количестве разрядов использовать специальные схемы приемопередатчиков. Эти микросхемы бывают 2 основных типов: с двумя двунаправленными шинами и с 3 шинами, одна из которых двунаправленная. Для управления работой приемопередатчиков используется 2 управляющих сигнала.
Рассмотрим некоторые часто используемые микросхемы.
В качестве шинных формирователей (приемопередатчиков) часто используются микросхемы КР589АП16, КР589АП26 (рис.7.19). Шинный формирователь КР589АП26 отличается от КР589АП16 тем, что имеет инверсный канал В. Управление каналами осуществляется в соответствии с табл. 7.3.
Направление передачи Табл.7.3
-
Код на входе
CS
E
операция
выключ. состояние
1
*
NOP
DB, DO
0
0
(DB):=(DI)
DO
0
1
(DO):=(DB)
DB
Микросхемы приемников и передатчиков серии КР559 имеют управляющие входы (рис.7.20). Так для приемника КР559ИП2 сигнальными входами являются ламели 1,5,10,13, на ламели 2,6,9,14 подается логический "0"(заземляются). Вход В приемопередатчика КР559ИП3 является двунаправленным и подключается к шине ЭВМ. Приемопередатчик будет работать на передачу (DB):=(DI) при Е1=Е2=0 и на прием (DI):=(DB) в противном случае. Отметим невозможность отключения ее двунаправленной и выходной шин.
Вариант использования микросхемы приемопередатчика (КР559ИП3) для подключения к шине данных представлен на рис.7.21. Аналогично можно использовать микросхемы серии К589АП16(26). Расширение разрядности достигается параллельным подключением необходимого количества корпусов.
.
При использовании ШФ они устанавливаются для развязки между шиной процессора (ЭВМ) и внутренними элементами интерфейса. Управляющие сигналы, подаваемые на ШФ, формируются интерфейсом в соответствии с алгоритмом его работы и определяют направление передачи и его выходное сопротивление. Информационные каналы подключаются с одной стороны к шине ЭВМ, с другой к информационным цепям интерфейса.
Для подключения к шинам ЭВМ широко используются микросхемы шинных формирователей с функциональном обозначением АП3, АП4, АП5, АП6 серий К555, К1533, К1531. Рассмотрим некоторые из них.
ШФ АП6 имеет две восьмиразрядные двунаправленные шины с тремя состояниями. При подаче "1" на вход ОЕ (разрешение работы) выход переходит в высокоимпендансное состояние. Вход Т определяет направление передачи. При подаче на него "1" (высокого уровня) канал В является выходом, т.е В:=A. В противном случае выходом является канал А. На двух микросхемах реализуется управляемый восьмиразрядный приемопередатчик.
Отметим, что восьмиразрядный двунаправленный ШФ КР580ВА86(87) имеет шины с различными выходными токами и только шина В удовлетворяет стандарту.