1.3. Схемная реализация микропрограммных автоматов

Комбинационная схема может быть реализована на м/с логических элементов исходя из функций выходов, записанных в дизъюнктивной нормальной форме. Пример такой схемной реализации одной их функций представлен на рисунке 1.5а. В схеме использованы м/с: 155ЛН1 (6 элементов "НЕ"), 155ЛИ3 (3 элемента "3И") и 155ЛЛ1 (4 элемента"2ИЛИ"). Такая реализация КС возможна при малом числе ее полюсов.

Рис.1.5. Аппаратная реализация функции Y₀

Более удобной является реализация логической функции на м/с цифрового коммутатора. Пример реализации на м/с 155КП7 приведен на рис 1.5б. В общем случае одноканальный коммутатор (мультиплексор) M 1 имеет M=2^N входов данных, N адресных входов и один выход. При работе мультиплексора вход данных, номер которого установлен сигналами на адресных входах, соединяется с выходом. При реализации логической функции выход коммутатора содержит значение функции, на каждый из N адресных входов подают значение закрепленного за ним аргумента. Каждое значение входных аргументов определяет номер входа, подключаемого к выходу. На каждый из входов данных подают логический сигнал равный значению функции при данном наборе аргументов, который представляет адрес входа. Логический сигнал на выходе коммутатора будет равен требуемому значения функции при поступающих на адресные входы значениях аргументов.

Программируемые логические матрицы относятся к заказным м/с и изготавливаются на заводе. Они имеют N логических входов аргументов и M выходов M логических функций.

Наиболее перспективным является использование м/с постоянной программируемой (однократно, например, КР556РТ5...) или перепрограммируемой памяти (например, К573РФ5) для реализации комбинационной схемы. Для микросхем памяти указывается их организация в виде K*M, где K=2^N -число ячеек памяти, а M -число разрядов ячеек памяти и, следовательно, выходов данных. Такая микросхема позволяет реализовать M логических функций (по числу выходов) N (по числу адресных входов) аргументов. Сигналы на входах управления устанавливаются на режим чтения. На адресные входы подают значения аргументов, а значение каждой из M функций формируется на своем выходе данных. Программирование м/с в соответствии с ее таблицей истинности проводится пользователем согласно ТУ на микросхему.

П ри разработке автомата наибольшую трудность представляет реализация КС (ППЗУ) из-за ее большой емкости. Для решения задачи оптимального использования памяти и снижения емкости используют дополнительные технические решения: кодирование и мультиплексирование сигналов. Если не все значения набора аргументов могут присутствовать на входе КС, то перед ней возможна установка дополнительного шифратора (преобразователя кода) N₁ N₂ (N₁>N₂), имеющего число выходов меньшее числа входов. Шифратор представляет собой также КС. Если по алгоритму работы возможны не все комбинации выходных сигналов автомата (управляющих сигналов) то на выходе может быть установ­лен дополнительный дешифратор команд (ДК), представляющий собой КС и имеющий число выходов боль­шее числа входов. При этом структурные схемы автоматов бу­дут иметь вид, пред­ставленный на рис. 1.6.

Д ля сокращения емкости КС, когда данный момент вре­мени в формировании выходных сигналов участвует только часть входных сигна­лов, целесообразна установка на входе ав­томата селектора входных сигналов. Селектор представ­ляет собой в общем случае многоканальный коммутатор, на управляющий вход которого поступают сигналы с регистра состояния автомата. С помощью селектора из всей совокупности входных переменных выделяются только те, которые используются в данном состоянии автомата. При этом сокращается число входов КС. Автомат приобретает вид, представленный на рис. 1.7.

В схеме автомата необходимо применять только м/с регистров со стробированием (записью) по фронту, а не по уровню, не регистры-защелки, т.к. в противном случае при переходе регистра в режим пропускания входной информации замкнется обратная связь и возможна неконтролируемая генерация. В качестве регистров можно взять КР1533ИР23, КР1533ИР27, КР1533ИР37. Максимальная тактовая частота, определяющая быстродействие, должна быть такой, чтобы суммарная задержка регистра и ППЗУ не превышала периода тактовой частоты.