-
Изучение работы 4-х разрядного компаратора (к555сп1, 7485).
Данное устройство сравнивает два двоичных числа. Если число А меньше, равно или больше числа В, то на соответствующем выходе появляется сигнал высокого уровня. Компаратор имеет три входа наращивания для увеличения разрядности. К ним подключаются соответствующие выходы предыдущего каскада. Для правильной работы многокаскадной структуры на входы наращивания первой микросхемы нужно подать сигнал высокого уровня.
Рис. 10 Условно-графическое обозначение компаратора К555СП1.
Таблица 7. Таблица истинности компаратора К555СП1.
.
Рис.
11 Схема исследования компаратора
К555СП1.
Рис. 12 Временные диаграммы, поясняющие работу компаратора К555СП1
Таблица 8. Таблица задержек компаратора К555СП1.
|
|
L |
S |
M |
A0 |
A1 |
A2 |
A3 |
B0 |
B1 |
B2 |
B3 |
|
AlessB |
|
|
|
|
|
|
|
|
|
|
|
|
Same |
|
|
|
|
|
|
|
|
|
|
|
|
AmoreB |
|
|
|
|
|
|
|
|
|
|
|
Справочные данные(7485): время задержки распространения сигнала не более 26 нс.
Вывод: смоделированная схема работает согласно таблице истинности данного четырехразрядного компаратора. Полученные в результате моделирования времена задержки распространения сигнала соответствуют типовым значениям для использованных при моделировании схем.
-
Изучение работы 8-ми разрядной схемы проверки на четность/нечетность (к155ип2, 74180).
Данное устройство проверяет на четность или нечетность сумму единиц входного слова с целью обнаружения ошибок при высокоскоростной передаче данных.
Рис. 13 Условно-графическое обозначение схемы проверки К155ИП2.
Таблица 9. Таблица истинности схемы проверки К155ИП2
Рис. 14 Схема исследования схемы проверки К155ИП2
Рис. 15 Временные диаграммы, поясняющие работу схемы проверки К155ИП2
Таблица 10. Таблица задержек преобразователя кода 7448
|
|
EVEN_IN |
ODD_IN |
A |
B |
C |
D |
E |
F |
G |
H |
|
Odd |
|
|
|
|
|
|
|
|
|
|
|
Even |
|
|
|
|
|
|
|
|
|
|
Справочные данные(74180): время задержки распространения сигнала не более 68 нс.
Вывод: смоделированная схема работает согласно таблице истинности данной 8-ми разрядной схемы проверки четности/нечетности. Полученные в результате моделирования времена задержки распространения сигнала соответствуют типовым значениям для использованных при моделировании схем.
6. Изучение работы 4-х разрядной схемы ускоренного переноса (к155ип4, 74182).
Схема ускоренного переноса применяется при каскадировании АЛУ с емкостью 4 бит и более. Она имеет вход приема сигнала переноса Cn, четыре входа для сигналов генерации переноса (G0 – G3) и четыре входа для сигналов распространения переноса.
На выходах выделяются три сигнала переноса. Схема имеет так же два вспомогательных выхода для увеличения разрядности.
Рис. 16 Условно-графическое обозначение схемы ускоренного переноса К155ИП4.
Таблица 11. Таблица истинности схемы ускоренного переноса К155ИП4
Рис. 17
Схема исследования схемы ускоренного переноса К155ИП4.
Рис.
18 Временные диаграммы, поясняющие
работу схемы ускоренного переноса
К155ИП4
Таблица 12. Таблица задержек схемы ускоренного переноса К155ИП4.
|
|
С |
P0 |
P1 |
P2 |
P3 |
G0 |
G1 |
G2 |
G3 |
|
P |
|
|
|
|
|
|
|
|
|
|
G |
|
|
|
|
|
|
|
|
|
|
CN+X |
|
|
|
|
|
|
|
|
|
|
CN+Y |
|
|
|
|
|
|
|
|
|
|
CN+Z |
|
|
|
|
|
|
|
|
|
Справочные данные(74S182): среднее время задержки распространения сигнала 6 нс.
Вывод: смоделированная схема работает согласно таблице истинности данной 4-х разрядной схемы ускоренного переноса. Полученные в результате моделирования времена задержки распространения сигнала соответствуют типовым значениям для использованных при моделировании схем.
Вывод:
В ходе данной работы были изучены структура и работа основных арифметических устройств: сумматоров, схем сравнения кодов, схем контроля четности, арифметика логических устройств, схем ускоренного переноса. Проведено моделирование работы арифметических устройств, получены временные дигаммы, иллюстрирующие работу устройств и времена задержки распространения сигнала. Полученные в результате моделирования времена задержки распространения сигнала соответствуют типовым значениям для использованных при моделировании схем.