Тема 6. Интерфейсы микропроцессорных систем
1. Интерфейсы с параллельной передачей информации.
2. Интерфейсы с последовательной передачей информации.
3. Преобразователи интерфейсов
4. Пример построения интерфейса(как вариант RS 232)
В процессе работы микропроцессорной системы постоянно происходит обмен информацией между различными устройствами системы с помощью так называемого интерфейса. «Интерфейс» очень широкое понятие. В зависимости от области знаний под интерфейсом могут понимать процесс диалога человека с компьютером, программно-аппаратные средства для этого диалога; различают понятия «дружественного интерфейса», «пиктографического интерфейса», «системного интерфейса» и т.д. В микропроцессорных системах под интерфейсом понимают совокупность аппаратных, программных и конструкторских средств, обеспечивающих информационный обмен между устройствами системы. Это определение включает в себя три составляющие: аппаратную, программную и конструкторскую. К аппаратной составляющей интерфейса относят отдельные узлы микропроцессорной системы, через которые осуществляется обмен. К программной составляющей относят строгий порядок, алгоритм взаимодействия устройств, реализованный в виде специальных программ. Порядок следования информационных и служебных сигналов в процессе обмена информацией называют протоколом обмена. Конструкторскую составляющую образуют линии связи, объединенные в шины, по которым осуществляется передача информации. Каждая шина обеспечивает передачу какого-то определенного вида информации например адреса, данных или управляющих сигналов.
Параллельный и последовательный способы передачи информации. Приемники и источники информации могут находиться как в непосредственной близости, так и на значительном удалении. В зависимости от удаленности источника и приемника информации в микропроцессорных системах могут использоваться либо параллельный способ передачи информации {параллельный интерфейс), либо последовательный {последовательный интерфейс). При параллельной передаче информация передается по шинам данных (магистралям), состоящим из п параллельных проводников. Передача информации осуществляется целыми машинными словами, причем все разряды слова данных передаются одновременно. Такой способ передачи информации может использоваться, если длина линий связи между приемником и источником обычно не превышает полутора, а с применением специальных магистральных приемопередатчиков — нескольких метров. Это связано с тем, что на частотах, с которыми осуществляется передача информации (десятки мегагерц), проявляются волновые свойства электрических сигналов и проводников. В результате сигналы, передаваемые по разным проводникам шины, доходят до источника не одновременно, происходит «размывание» сигнала, и приемники такой информации становятся неприемлемо сложными и дорогими.
При последовательной передаче информация передается по одной линии связи разряд за разрядом. Для этого необходимо преобразование данных из параллельного кода в последовательный (при передаче) и обратное преобразование из последовательного кода в параллельный (при приеме). Расстояние, на которое может передаваться информация последовательным способом, уже не ограничено волновыми свойствами сигналов и проводников. Оно определяется лишь мощностью передатчика. В частности, во всех информационных сетях передача осуществляется в последовательном коде.
Прием и передача данных в устройствах микропроцессорной системы осуществляется через специальные буферные узлы, называемые портами. Порты могут быть параллельными и последовательными. Микропроцессоры, предназначенные для использования в системах управления, обычно имеют оба типа портов.
Синхронный и асинхронный способы обмена. Существует два основных способа обмена: синхронный и асинхронный. При синхронном обмене темп выдачи информации определяет источник, который сопровождает выдачу импульсами синхронизации. Приемник информации при этом должен принимать данные в темпе, задаваемом источником. Если приемник не успел принять информацию, она будет потеряна, так как между источником и приемником нет обратной связи. Поэтому темп передачи данных должен учитывать быстродействие приемника и рассчитывается на наихудший случай.
В асинхронном способе обмена между источником и приемником существует обратная связь. В основе этого способа лежит метод квитирования. Сущность метода в том, что источник при каждой посылке данных должен получать от приемника подтверждение о том, что данные приняты, т.е. своеобразную «квитанцию». Сигналы, обеспечивающие такой диалог между источником и приемником, называются сигналами квитирования. При посылке данных источник сообщает об этом приемнику сигналом «Данные выданы». Приемник, получив этот сигнал, считывает слово данных и выдает приемнику сигнал «Данные приняты». Только после получения этого сигнала источник приступает к посылке следующего слова данных. При таком обмене интервал времени приема — передачи данных будет переменным в зависимости от быстродействия источника и приемника, длины линий связи.
Радиальная и магистральная структура интерфейсов. В интерфейсах с радиальной структурой каждое из устройств системы связано с центральным устройством, управляющим обменом {концентратором), через индивидуальную группу шин с одинаковым составом линий для каждого устройства, т.е. каждому устройству выделяется собственный набор шин. Концентратор получает заявки от устройств и соединяет их между собой. Если заявки поступают одновременно от нескольких устройств, концентратор определяет очередность обмена. Радиальные интерфейсы применяются для связи с удаленными внешними устройствами.
Если интерфейс одним и тем же набором шин обеспечивает работу множества устройств микропроцессорной системы во главе с микропроцессором, его называют системным, а шины — системными. Набор системных шин, обеспечивающих работу интерфейса, называют магистралью. В интерфейсах с магистральной структурой все шины являются шинами коллективного пользования и к ним подключены все устройства системы. В микропроцессорных системах обычно используется магистральный интерфейс. Для реализации обмена к шинам одновременно может подключаться только два устройства — приемник и источник. Порядок использования общей магистрали для организации обмена между множеством различных устройств определяется контроллером магистрали.
Интерфейсы и интерфейсные БИС
Как только микропроцессоры стали использоваться в качестве процессоров ЭВМ, возникла задача разработки БИС для реализации интерфейсных функций. Первые микроЭВМ были восьмиразрядными, работавшими с невысокой тактовой частотой, и интерфейсы, обеспечивающие работу микропроцессорных систем, обладали соответствующими техническими характеристиками. Эти интерфейсы были, как правило, параллельными, магистральными, асинхронными, с 8-разрядной шиной данных и 16-разрядной шиной адреса. В некоторых интерфейсах была мультиплексная шина адреса/данных.
С ростом разрядности и быстродействия микропроцессоров изменялись и соответствующие характеристики интерфейсов. С появлением ПЭВМ IBM PC/AT стал применяться интерфейс (шина) ISA, шина EISA (extended — расширенная) стала применяться с появлением микропроцессоров 80386. В настоящее время наиболее перспективной является шина PCI, хотя на материнских платах ПЭВМ обеспечивается возможность работы и с шиной EISA. Тактовая частота современных системных шин составляет сотни МГц.
Первые интерфейсные БИС были ориентированы на работу с 8-разрядной шиной данных и 16-разрядной шиной адреса. Простейшими микросхемами были шинные формирователи и буферные регистры (порты ввода/вывода). Более сложные операции обслуживались адаптерами и контроллерами. Каждое из таких устройств выполнялось в виде отдельной БИС. Сейчас уровень интеграции ИС позволяет в одном кристалле объединить целый ряд устройств, выполняющих различные интерфейсные функции. Однако в структурном плане современные интерфейсные ИС до сих базируются на «простых» ранее разработанных ИС.
В маркировке первых интерфейсных БИС первыми были цифры 82, после которых стояли еще две цифры, обозначающие вид конкретной схемы. При описании функциональных возможностей и структуры современных интерфейсных БИС обычно идет перечисление ранее разработанных БИС семейства 82ХХ, структурно входящих в современную БИС. Например, о современном периферийном контроллере 82С206 сказано: содержит две ИС 8259, две ИС 8237, одну ИС 8254 и др. Более того, даже в библиотеках схемных решений новейших СБИС программируемой логики присутствуют структуры традиционных БИС 82ХХ.
Для связи с системной шиной данных внешних устройств, работающих с параллельными кодами, используются контроллеры ввода/вывода параллельной информации — параллельные периферийные адаптеры.
Вопросы для самопроверки
1. Какие недостатки имеет параллельный способ передачи информации?
2. В чем заключаются особенности последовательной передачи информации?
3. Приведите пример построения интерфейса
КОНТРОЛЬНЫЕ ЗАДАНИЯ
Вариант контрольного задания выбирается в соответствии с двумя последними цифрами учебного шифра.
Задача 1. Получить минимальную форму и построить принципиальную схему для четырехвходовой логической функции, заданной таблицей 1. Для построения принципиальной схемы использовать только элементы И-НЕ: К155ЛА1 и К155ЛА3.
Таблица I
|
Номер В-та |
Номер конституенты | |||||||||||||||
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 | |
|
01 |
1 |
1 |
1 |
|
0 |
0 |
|
|
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
|
02 |
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
0 |
1 |
|
03 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
0 |
0 |
0 |
1 |
1 |
|
0 |
|
04 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|
05 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
1 |
1 |
|
06 |
|
0 |
1 |
1 |
1 |
|
0 |
0 |
1 |
|
0 |
0 |
1 |
1 |
1 |
|
|
07 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
0 |
0 |
0 |
1 |
1 |
|
08 |
|
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
0 |
|
09 |
1 |
|
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
10 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
|
0 |
0 |
0 |
|
11 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
1 |
1 |
|
12 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
|
13 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
|
14 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
|
15 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
|
16 |
0 |
1 |
0 |
|
|
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
|
17 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
0 |
0 |
0 |
|
18 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
19 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
0 |
|
20 |
|
1 |
1 |
0 |
0 |
1 |
1 |
0 |
|
1 |
1 |
1 |
0 |
0 |
0 |
|
|
21 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
|
|
0 |
0 |
0 |
1 |
0 |
|
22 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
|
0 |
1 |
1 |
|
0 |
1 |
|
23 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
|
1 |
1 |
0 |
0 |
|
24 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
25 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
0 |
0 |
0 |
1 |
1 |
0 |
|
26 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
|
27 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
|
|
0 |
|
28 |
0 |
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
|
29 |
1 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
|
30 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
Методика выполнения задачи
1. В соответствии с двумя последними цифрами учетного шифра выбирают номер варианта. Например, для варианта № 30 выбирают функцию F, заданную фрагментом табл.2. Это таблица истинности (таблица состояний) функции четырех переменных, заданной на каждом из номеров наборов 0. ..15.
Таблица 2
|
Номер Вари- анта |
Номер конституенты | |||||||||||||||
|
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 | |
|
30 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
В
табл.2 знак "0" означает неопределенность,
т.е. при решении задачи можно учитывать,
а можно и не учитывать данные наборы.
Может оказаться, что учет некоторых
неопределенностей при минимизации
позволит упростить функцию F.
Табл.1 и 2 нужно пользоваться следующим
образом: там, где в строке таблица стоит
символ "1” или "0", берется
соответствующая конституента и
записывается четырехразрядным кодом,
в котором каждому разряду ставятся в
соответствии
переменные
.
Например, первым трем единицам табл.2
соответствуют наборы
;
;
.
2. В соответствии с заданной таблицей функция записывается в карту Карно.
3. С помощью карты Карно осуществляется минимизация логической функции.
4. Полученная логическая функция записывается и базисе И-НЕ и рисуется функциональная схема.
5. По полученной функциональной схеме с учетом заданных логических элементов серий К155 строится принципиальная схема.
Задача 2. Найти алгоритм работы триггера в аналитической форме и построить функциональную схему триггера в соответствии с вариантом, заданным в табл.3.
Таблица 3
|
номер вари-анта
|
Базис для реализации
|
Тип триггера
|
|
01 |
|
RS-триггер асинхронный |
|
02 |
|
RS-триггер синхронный |
|
03 |
|
|
|
04 |
|
|
|
05 |
И-НЕ |
Т-триггер |
|
06 |
|
Д- триггер |
|
07 |
|
JK-триггер асинхронный |
|
08 |
|
JК- триггер синхронный |
|
09 |
|
|
|
10 |
|
|
|
11 |
|
|
|
13 |
|
|
|
14 15 |
ИЛИ-НЕ |
То же, что и в вариантах 01 – 10 |
|
16 |
|
|
|
17 |
|
|
|
18 |
|
|
|
19 |
|
|
|
20 |
|
|
|
21 |
|
|
|
22 23 |
|
|
|
24 |
|
То же, что и для вариантов |
|
25 |
И; ИЛИ; НЕ |
01 – 10 |
|
26,27,28,29,30 |
|
|
-
триггер асинхронный
-триггер
синхронный
-триггер
асинхронный
-триггер
синхронный
Методика выполнения задачи
1. Выбирается соответствующий вариант из табл.3.
2. Приводится условное обозначение триггера.
3. Строится таблица переходов для триггера. В таблице переходов в качестве дополнительной входной переменной учитывается предыдущее состояние триггера Qt-1. Таким образом, таблица переходов содержит как бы на одну входную переменную больше.
4. По таблице переходов записывается алгоритм работы триггера в аналитической форме.
5. Осуществляется с помощью карт Карно минимизация полученной логической функции.
6. С учетом заданного базиса строится функциональная схема триггера.