Лекции

Интегральные комбинационные схемы

221

ответствует логическая единица только на одном соответствующем выходе.

Таблица истинности дешифратора с четырьмя входами А, В, С, D приведена в таблице 5.8.

Число выходов N=2n=16 – это максимальное значение при n=4, бывает, что N=10, 12. Сам дешифратор показан на рисунке 5.17.

Таблица 5.8

Рис. 5.17

Дешифратор реализует следующие логические функции:

F0 A B C D;F1 A B C D......

F14 A B C D;F15 A B C D.

Дешифраторы широко применяются как преобразователи двоичного кода в десятичный (к примеру, для управления индикаторными приборами).

Шифраторы (кодеры) – устройства, выполняющие функции, обратные тем, что выполняет дешифратор. Соответственно, он имеет малое число выходов и большое входов. Обозначается он, как показано на рисунке 5.18, на 3 выхода. При подаче сигнала на один из входов на его выходах появляется соответствующая комбинация логических единиц. Так, если Ао = 1, а все остальные Аi (где i от 1 до 7) равны нулю, то на выходе получаем код: 000, если

А6=1, то К=110, если А7=1, то К=111.

Таблица 5.9 даёт представление о всех возможных комбинациях на выходе при наличии логической единицы на каждом из входов.

222	Интегральные логические и цифровые устройства

Таблица 5.9

Рис. 5.18

Совокупность дешифратора с шифратором позволяет строить преобразователи кодов (рис. 5.19). Соединение дешифратора DС и шифратора СD (декодер и кодер) может быть самым различным. Работа определяется таблицей соответствий, пример которой приведен в таблице 5.10, для преобразования двоичных чисел.

Рис. 5.19

					Таблица 5.10
А	В	С	Выход в двоичном коде
0	0	0	1	0	0
0	0	1	0	1	0
0	1	0	1	0	0
.	.	.	.	.	.
1	1	1	0	1	1

Интегральные комбинационные схемы

223

Мультиплексоры – это комбинационные устройства, в которых выход соединяется с одним из входов в зависимости от кода адреса, как показано на рисунке 5.20, а и б.

а)

б)

Рис. 5.20

Таблица 5.11

X

Y

F

Если X, Y=00, то F=A; X,Y=01 F=B;

X, Y=10 F=C; X, Y=11; F=D

Описывается работа приведенного мультиплексора

0

0

A

следующим логическим уравнением:

0

1

B

F AXY BXY CXY DXY

1

0

C

Мультиплексоры применяются в устройствах отображения

1

1

D

информации, в ЭВМ в микропроцессорных

устройствах управления

Кроме того, мультиплексоры могут работать и как логические устройства.

Демультиплексоры – это устройства, в которых значение функции F на входе подается на тот выход (А, В, С или D), адрес которого указан на адресных входах X, Y. Обозначение показано на рисунке 5.21. Это устройство равнозначно дешифратору с дополнительным входом V=F, значение сигнала на котором определяет

224 Интегральные логические и цифровые устройства

значение сигнала на соответствующем выходе дешифратора, как показано в таблице 5.12.

						Таблица 5.12
					A
F			DMS
					B
X					C
					D
Y
		Рис. 5.21

Сумматоры – это устройства, предназначенные для выполнения операции сложения чисел, заданных в двоичном коде. Для установления правил сложения сравним сложение десятичных и

двоичных чисел.
1 1		1		1 1 1	сигнал переноса
326		1		0 1 1
758			1	1 0 1
	1084	1 1 0 0 0

Правила сложения: 1) сложение выполняется поразрядно от младшего к старшему; 2) в младшем разряде вычисляется сумма младших разрядов слагаемых A1 и B1, которая записывается либо однозначным числом S1 (0+1=1), либо двузначным P1 S1 (1+1=10), где функция P называется переносом; 3) во всех последующих разрядах находится сумма разрядов слагаемых Ai и Bi , причем при

Pi 1 1 к этой сумме добавляется единица переноса. Результат сло-

жения записывается в i-м разряде в виде однозначного числа Si

или двузначного PSi i . Вывод: в каждом i разряде находится сумма

чисел Ai, Bi и Pi 1 (если Pi 1 1), т.е. определяется Si и Pi . Одноразрядный сумматор показан на рисунке 5.22, его табли-

ца истинности приведена в таблице 5.13.

Интегральные комбинационные схемы

225

Таблица 5.13

Слагаемые	Ai S		SM	Si(сумма)
	Bi
перенос Pi 1				Pi(перенос)

P

Рис. 5.22

Четырехразрядный сумматор (как и любой другой многоразрядный) строится на основе одноразрядных в соответствии с приведенными правилами сложения (рис. 5.23). Сейчас многоразрядные сумматоры выпускаются в виде ИМС, обозначение которых приведено на рисунке 5.24.

Р0

S1

SM

А1

P

Р1

В1

Р0

Р0

S1

SM

А1

S2

SM

S

А2

А2

Р2

S2

В2

P

А3

А4

S3

S3

SM

S

А3

В1

Р3

В3

P

В2

S4

S4

В3

SM

S

А4

Р4

В4

Р4

P

В4

Рис. 5.23

Рис. 5.24

226	Интегральные логические и цифровые устройства

Полусумматоры – устройства, отличающиеся от одноразрядного сумматора отсутствием входа сигнала переноса Pi 1. Его обозначение показано на рисунке 5.25, а работа отражена в таб-

лице 5.14.

Таблица 5.14

A				S		A	B	S	P
		НS
B						0	0	0	0
				P
						0	1	1	0
						1	0	1	0
						1	1	0	1
	Рис. 5.25

Цифровые схемы сравнения – устройства, которые форми-

руют на соответствующих выходах 1 в зависимости от результатов сравнения двух чисел. Обозначение показано на рисунке 5.26. На рисунке 5.27 приведена схема сравнения, выполненная на базе многоразрядного сумматора и схемы «И».

= =

=

Число		A
А

>

Число

B

<

В

Рис. 5.26

Действительно,

			P	SM	S1	&
	A1		0		S2	F
	A2				S3
В	A3				S4
Ы	A
Х	4
	B1		B1
О		1
Д	B2	1	B2
Ы	B3	1	B3		P
	B4	1	B4
			Рис. 5.27
если А=В, то сумма A B=1.

Интегральные комбинационные схемы

227

А 0 1 0 1

В 1 0 1 0 F S1 S2 S3 S4 1 S 1 1 1 1

S1S2S3S4

Схема (см. рис. 5.27) может фиксировать и неравенство чисел А и В. Так, если А<В, то F=0 и P=0; если А=В, то F=1, P=0, а если А>В, то F=0, P=1, т.е. выдается сигнал переполнения.

Цифровая схема сравнения может рассматриваться как цифровой аналог компаратора.

Постоянные запоминающие устройства (ПЗУ) бывают двух типов:

1 – ПЗУ с готовой памятью (т.е. в память записана какая-то, скажем, стандартная программа);

2 – ППЗУ – программируемое ПЗУ (т.е. в память может записать какую-то информацию сам пользователь, но лишь один раз).

В общем ПЗУ – это БИС, у которой есть р1 входов и р2 выходов. При каждой комбинации сигналов на входах р1 на выходах р2 имеем соответствующие комбинации сигналов, т.е. реализуется требуемая таблица истинности. Обозначение ПЗУ показано на рисунке 5.28.

A			PROM			F1
B
						F2
			(ROM)
C
						F3
D
						F4
E

Рис. 5.28

Внутреннее устройство ПЗУ (рис. 5.29) представляет собой совокупность дешифратора на входе (DC) с двумя системами шин на выходе, которые электрически в исходном состоянии не связаны. Между шинами дешифратора а, b, c…h и выходными шинами ПЗУ (F1, F2, F3) включены цепочкой из двух встречно включенных диодов, а следовательно, не проводящих ток.

228	Интегральные логические и цифровые устройства

	F1	F2	F3
			a
A	DC 0		b
			c
	1
p1 B			d
	2
	3		e
			f
C	4
	5		g
	6		h
	7
	Рис. 5.29

Нужные связи между шинами создает сам потребитель, пробивая посредством подачи напряжения соответствующий диод. При этом изменить в дальнейшем полученные связи уже нельзя, т.е. потребитель реализует необходимую ему таблицу истинности.

Одна схема ПЗУ может заменить большое число логических микросхем малого и среднего уровня интеграции, поэтому они широко используются при создании сложных комбинационных устройств. Широко применяется ПЗУ как элемент постоянной памяти для хранения информации, используемой при работе управляющих и вычислительных устройств, в том числе микропроцессоров.

5.9.ЛОГИЧЕСКИЕ УСТРОЙСТВА ПОСЛЕДОВАТЕЛЬНОГО ТИПА

На практике весьма часто актуальной является задача определения последовательности работы устройств управления, т.е. очередности выполнения операций. При этом важным является не только сам поступающий сигнал на устройство, но и предшествующее состояние этого устройства.

Устройства, которые формируют выходные сигналы в соответствии с входными сигналами и собственным внутреннем состоянием, называются логическими последовательного типа.

Наиболее распространенным представителем последовательных устройств является триггер. Это устройство имеет два устойчивых состояния, в каждом из которых может находиться сколь угодно долго. Изменяет своё состояние триггер под действием внешних входных сигналов.

Логические устройства последовательного типа

229

В интегральной микросхемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы.

Интегральные триггеры характеризуются большим разнообразием. Различаются они по функциональному признаку, определяющему поведение триггера при воздействии сигнала управления, а также по способу управления им. По функциональному признаку различают R-S-, D-, Т-, J-K- и др. триггеры. По способу управления все триггеры подразделяются на асинхронные и синхронные (или тактируемые).

5.9.1. Асинхронный R-S-триггер

Схемных реализаций R-S-триггеров может быть бесконечное множество, поэтому необходимо говорить прежде всего о логических операциях, т.е. надо составить таблицу истинности (табл. 5.15). Условное обозначение приведено на рисунке 5.30.

Таблица 5.15

T

S Q

R Q

Рис. 5.30

Триггер этот называется асинхронным, т.к. переходит в новое состояние сразу после поступления входного сигнала. При отсутствии сигналов на обоих входах триггер сохраняет на своем выходе предшествующее состояние, т.е. Qn 1 Qn. При подаче «1» на «установочный» вход S триггер переходит в состояние Qn 1 1. При поступлении «1» на «сбросовый» вход R триггер устанавливается в состоние Qn 1 0. То есть триггер – это аналог реле, но может рассматриваться и как элемент памяти, т.к. сохраняет информацию

230	Интегральные логические и цифровые устройства

при R=S=0. Команда «включить-выключить S=R=1» является недопустимой. На рисунке 5.31 приведены временные диаграммы работы триггера. При t t1, когда S=1, триггер переходит в состояние Q=1 и сохраняет его до прихода сигнала R=1 в момент t3, когда

Q=0, а Q 1.

S

t

R

t

Q

t

Q

t

t1

t2

t3

t4

t5

t6

t7

t8

Рис. 5.31

Реализация R-S-триггера возможна на логических элементах «И-НЕ» и «ИЛИ-НЕ».

На рисунке 5.32 использованы элементы «И-НЕ», таблица истинности соответствует таблице 5.15. Действительно, при R=S=0,

R S 1. Предположим при этом, что исходное состояние триггера Qn=1.

					(1)
				S
S		&					&	Q

		&					&
									Q
R			R

(2)

Рис.5.32