Лекции

Логические устройства последовательного типа

231

Тогда на нижнем (втором) элементе на обоих входах сигналы 1, а следовательно, Qn 1 0. На входах же элемента первого имеем

S=1 и Qn 1 0, тогда на его выходе Qn 1 1, т.е. Qn 1 Qn, что соответствует таблице 5.15.

А теперь предположим, что при тех же R=S=0 имеем в исходном состоянии Qn 0. Тогда на входах второго элемента имеем

R=1 и Qn 0,

а на его выходе Qn 1 1. На входах же первого эле-

мента имеем

1 и

n 1 1, значит

на выходе Qn 1 0. Или

Q

S

Qn 1

Qn 0 что соответствует все той же таблице 5.15 (первой

строке).

Рассмотрим вторую строку: R=0, S=1 или

=1,

=0. Тогда

R

S

Qn 1

1 обязательно, а на выходе второго элемента

n 1 0. На

Q

входах же первого элемента

=0,

n 1

0, значит, на его выходе

S

Q

Qn 1

1. Если

предположить, что на

выходе второго элемента

Qn 1 1, то на входах первого имеем S=0 и Qn 1 1, а на его выхо-

де Qn 1 1 и тогда на входах второго R=1 и Qn 1 1, а на выходе

Qn 1 0, т.е. всё правильно.

Третья строка: R=1, S=0 или R=0, S=1. На выходе второго элемента при R=0 обязательно будет Qn 1 1. Тогда на входах пер-

вого элемента S=1 и Qn 1 1, значит, на выходе Qn 1 0, что правильно.

Четвёртая строка: S=1, R=1 или S=0, R=0. Тогда должно быть

Qn 1 1 и Qn 1 1. Но это неприемлемо по двум причинам: 1) не могут прямое и инверсное значения одной и той же величины быть одинаковыми (Qn 1 Qn 1 1); 2) состояние на практике

Qn 1 Qn 1=1 является неустойчивым, и после снятия сигналов на входах, т.е. при R 0 и S 0, триггер самопроизвольно придет в одно из двух возможных устойчивых состояний, когда либо Qn 1,

либо Qn 1 1. Поэтому команда R=S=1 не используется, а триггер этого состояния не запоминает.

232	Интегральные логические и цифровые устройства

На рисунке 5.33 приведена схема асинхронного R-S-триггера, выполненного на элементах «ИЛИ-НЕ». Таблица истинности для схемы (см. рис. 5.33) остается прежней, т.е. описывается табли-

цей 5.15.

(1)

R

1 Q

Q

1

S

(2)

Рис. 5.33

Первая строка таблицы 5.15: R=0, S=0. Предположим, что Qn=1, тогда на выходе второго элемента получаем Qn 1 0. На входах первого элемента R=0 и Qn 1 0, а на выходе Qn 1 Qn 1, что верно – триггер сохранил своё состояние. Если предположить,

что Qn 0, то на выходе второго получим Qn 1 1, на входах пер-

вого R=0 и Qn 1 1, а значит, Qn 1 0 Qn, т.е. всё выполняется. Вторая строка: R=0, S=1. При S=1, вне зависимости от того,

что идёт по второму входу, на выходе второго элемента получаем Qn 1 0; на входах первого элемента имеем R=0 и Qn 1 0, значит, на выходе получаем Qn 1 1.

Третья строка: R=1, S=0. При R=1 на выходе первого элемента обязательно будет Qn 1 0. Тогда на входах второго элемента S=0

и Qn 1 0, значит, Qn 1 1, что верно.

Четвёртая строка R=1=S по тем же причинам, что и для реализации на элементах «И-НЕ», не используется.

Логические устройства последовательного типа

233

5.9.2. Синхронные триггеры

Все синхронные триггеры имеют дополнительный «тактовый» вход, на который подаются тактовые импульсы. Этот вход используется в случае необходимости синхронизировать процесс переключения многих триггеров (в ЭВМ, к примеру). То есть такой триггер воспринимает информацию на своих входах только при наличии тактового импульса и переходит в новое состояние в момент среза (окончание) тактового импульса. В течение же самого тактового импульса на выходе триггера сохраняется предшествующее состояние Qn , информация о котором может быть использована при определении направления его переключения. Отсюда большие логические возможности, чем у асинхронных триггеров.

5.9.3. J-K-триггер

J-K-триггер называют ещё универсальным в связи с тем, что при соответствующем подключении входов он может выполнять функции R-S-, D-Т-триггеров. Обозначение J-K-триггера приведено на рисунке 5.34, а работа описывается таблицей 5.16.

Таблица 5.16

			S	TT					1	K	Qn+1
					Q
1									0	0	Qn
			I
C
			C						1	0	1
K
			K		Q				0	1	0
									1	1
											Q		n
			R

Рис. 5.34

Аналогично R-S-триггеру J-K-триггер при нулевых сигналах на своих входах сохраняет предыдущее состояние. Тактовый вход «С»

234	Интегральные логические и цифровые устройства

логической функции не выполняет, он только синхронизирует работу. Сигнал 1 на входе J включает триггер в состояние Qn 1 1. Сигнал 1 на входе K выключает (сбрасывает) триггер Qn 1 0. При J=K=1 состояние триггера меняется на противоположное по отношению к начальному, что его отличает существенно от R-S-триггера. На рисунке 5.35 приведены временные диаграммы работы J-K- триггера. При С=1 (t1 t2), J=1 в момент среза импульса C(t2) триггер переходит в состояние Q=1. На интервале t2 t3триггер информацию не воспринимает.

C

t

J

t

K

t

Q

t

t1

t3 t4

t5

t2

t6

t7

t8

t9

t10

Рис. 5.35

На интервале t3 t4 при K=1, J=0 в момент t4

триггер пере-

ключается Q=0. На интервале t4 t5 триггер информацию не воспринимает, а в момент t6 при J=1, К=1 переходит в противоположное состояние Q=1. На интервале t6 t9 информация не воспринимается, а в момент t10 при J=1, К=1 триггер снова меняет свое состояние Q=0.

В общем случае схемная реализация J-K-триггеров достаточно сложна, однако при их выполнении в виде ИМС она разработчика может не интересовать. Промышленность выпускает J-K- триггеры в виде ИМС с дополнительными входами R и S. Это асинхронные входы: при R=0, S=1 триггер сразу устанавливается в Qn 1 1, а при R=1, S=0 в Qn 1 0. На основе J-K-триггера строится целый ряд других триггеров.

Логические устройства последовательного типа

235

5.9.4. Синхронный R-S-триггер на базе J-K-триггера

Используем в качестве установочных входов J=S и K=R, исключим возможность ситуации J=K=1, тогда в таблице 5.16 используются первые три строки, как у обычного R-S-триггера. Отличием является лишь наличие тактового входа С, импульс приходящий по которому позволяет воспринимать информацию на входах R и S. Переключение происходит в момент среза тактового импульса. Обозначение такого триггера приведено на рисунке 5.36.

S

J T Q

C

C

R

Q

K

Рис. 5.36

5.9.5. Счётный Т-триггер

Т-триггер работает в соответствии с 4-й строкой таблицы 5.16. Для реализации этого в J-K-триггере входы J и K подсоединяют к потенциалу, соответствующему логической единице: J=K=1. Таким образом, триггер переключается в противоположное состояние в мо-

мент среза тактового импульса Qn 1 Qn , т.е. счётный триггер имеет только единственный вход, который обозначается Т (рис. 5.37). Временные диаграммы приведены на рисунке 5.38.

1

Q

T

T

J

ТТ

t

C

К

Q

Q

t

Рис. 5.37

Рис. 5.38

236	Интегральные логические и цифровые устройства

Очевидно, что частота сигнала Q вдвое ниже, чем частота тактовых импульсов. Счётные триггеры широко используются в счётчиках, распределителях, делителях частоты, переключающих устройствах.

5.9.6. D-триггер (ячейка памяти)

D-триггер помимо тактового входа C имеет ещё лишь один вход D и работает в соответствии со 2-й и 3-й строками таблицы 5.16. То есть триггер запоминает сигнал на входе D в момент тактового импульса и хранит его до следующего тактового импульса Qn 1 D.

Поэтому D-триггер является элементом памяти. D-триггеры выпускаются в виде отдельных ИМС, в каждом корпусе, как правило, 2 или 4 триггера.

Отличительной особенностью D-триггеров в виде микросхем является переключение не по срезу, а по фронту тактового импульса. Обозначение и диаграммы работы D-триггера на ИМС приведены соответственно на рисунках 5.39 и 5.40.

Q

C

t

D

T

_

D

t

С

Q

Q

t

Рис. 5.39

Рис. 5.40

Иногда ИМС D-триггеров снабжают установочными входами R и S. D-триггер выполняется и на основе J-K-триггера при усло-

вии обеспечения J=K =D. Для этого на входе J-K-триггера включают элемент «НЕ» (рис. 5.41), т.е. здесь помимо тактового входа С имеется только один вход D.

Логические устройства последовательного типа

237

	J	T	Q
D	C
	1		Q
	K
	T
	Рис.5.41.

Очевидно, что здесь также реализуется вторая и третья строки таблицы 5.16.

5.9.7. Бинарные (двоичные) счётчики

Двоичные счётчики производят счёт поступающих импульсов в двоичной системе счисления, и результат записывается в двоичном коде. Максимальное число N, которое может быть записано в счётчике, равно (2n 1), где n – число разрядов счетчика. Каждый разряд счетчика включает в себя триггер со счётным запуском, т.е. синхронный Т-триггер. На рисунке 5.42 приведена схема 3-разрядного двоичного счётчика на сложение, она выполнена путём последовательного соединения трёх счётных триггеров. Счёт возможен от 0 до 7. Если надо увеличить N, то увеличивают количество разрядов подключением дополнительных триггеров.

Q1

Q2

Q3

T

T

T

T

T

T

T

R

R

R

Уст

Рис. 5.42

На рисунке 5.43 приведены временные диаграммы работы счётчика. Первый триггер – младший разряд, его сигнал Q1 поступает на вход второго разряда, выход которого Q2 заведен на вход

238 Интегральные логические и цифровые устройства

третьего разряда. Первый триггер переключается срезами входных импульсов. Срезом Q1 управляет второй триггер, а срезом Q2 управляется третий триггер. Очевидно, что состояние разрядов счётчика представляет запись числа поступивших импульсов в двоичном коде, что подтверждается таблицей 5.17.

Таблица 5.17

																Qt	№	Q3	Q2	Q1
T																	импульса
Q1(0)																Qt	0	0	0	0
																	1	0	0	1
Q2(0)																	2	0	1	0
																Qt	3	0	1	1
																	4	1	0	0
Q3(0)																Qt	5	1	0	1
																	6	1	1	0
						Рис. 5.43											7	1	1	1
																	8	0	0	0

После записи максимального числа импульсов (в нашем случае – 7) счётчик автоматически обнуляется, т.е. устанавливается Q1 Q2 Q3 0. При дальнейшем поступлении импульсов начинается новый цикл счёта.

На рисунке 5.44 приведена схема двоичного 3-разрядного счётчика на вычитание и таблица его состояний (табл. 5.18).

Таблица 5.18

					Q1								Q2								Q3
																						№	Q3	Q2	Q1
T			T								T							T				импульса
																						0	1	1	1
			T								T							T
																						1	1	1	0
			S								S							S				2	1	0	1
					Q								Q
													2									3	1	0	0
Уст					1
																						4	0	1	1
																						5	0	1	0
							Рис. 5.44															6	0	0	1
																						7	0	0	0
																						8	1	1	1

Логические устройства последовательного типа

239

Работа двоичного 3-разрядного счётчика заключается в том, что на вход триггера i-го разряда подается сигнал с инверсного вы-

хода предыдущего разряда Qi 1. Переключение i-го разряда проис-

ходит по срезу Qi 1 импульса, т.е. по фронту импульса Qi 1 (в отличие от счетчика на сложение, где переключение происходило по срезу Qi 1 импульса). Перед началом работы подачей сигнала на

установочные	входы триггеров устанавливается состояние:
Q1 Q2 Q3 1.	На счётчике имеет место запись линейно убы-

вающих чисел по мере поступления входных импульсов.

На практике возникает необходимость в счётчиках, которые могли бы поочередно осуществлять как сложение, так и вычитание поступающих импульсов. Такие счетчики называются реверсивными. Они имеют два счётных входа, при поступлении импульсов на один из которых идёт процесс сложения, а при поступлении на другой – вычитания из числа записанного в счётчике (первый вход обозначают «+», а второй – «-»). Эти счетчики также имеют установочные входы. Промышленность выпускает многочисленные счётчики в интегральном исполнении, в том числе и реверсивные, пример которого показан на рисунке 5.45. Это ИМС 4-разрядного реверсивного счётчика с установочными входами R и S для всех разрядов.

			R	СТ-2	1			Q1
T								Q1
			+1
					2			Q2
										2
									Q
T			–1		4			Q3
								Q3
				8	S			Q4
								Q4

Рис. 5.45

240	Интегральные логические и цифровые устройства

Выпускаются счётчики и с произвольным коэффициентом счёта, к примеру, на десять положений (счёт от 0 до 9), на 12 положений (от 0 до 11). Часто возникает необходимость построения

счётчика с числом N 2n 1 . Такие счётчики называются счёт-

чиками с произвольным коэффициентом счёта. Строятся такие счётчики на основе обычных двоичных счетчиков с исключением у них соответствующего числа «избыточных состояний». Число этих избыточных состояний находят как S 2n–Kсч, где 2n – количество состояний двоичного счетчика, а Kсч – требуемый коэффициент (модуль) счёта (у обычного двоичного счетчика Kсч=2n). Способы создания таких счётчиков разнообразны, но все они базируются на введении обратных связей (ОС).

Счётчики находят широкое применение в вычислительной технике и управляющих устройствах. В общем случае счётчики – это цифровые аналоги генераторов линейно изменяющихся напряжений.

На основе счётчиков строятся распределители импульсов, т.е. устройства, формирующие импульсы поочередно на М-выходах. Реализуют их посредством сочетания счётчика и дешифратора, как показано для одного примера на рисунке 5.46.

CT-2

DC

1			0		F0
			1		F1
			2		F2
		2	3		F3
+1			4		F4
			5		F5
		4	6		F6
			7		F7

Рис. 5.46

Каждому числу, записанному на счётчике (в пределах счёта N 2n 1), соответствует появление импульса на соответствующем выходе дешифратора.