- •Глава1 Что такое цифровые микросхемы. Виды цифровых микросхем
- •Глава 2 Области применения цифровых микросхем
- •Глава 3 Условные графические изображения цифровых микросхем (гост)
- •Параметры цифровых микросхем
- •Уровни логического нуля и единицы
- •Входные и выходные токи цифровых микросхем
- •Параметры, определяющие быстродействие цифровых микросхем
- •Описание логической функции цифровых схем
- •Раздел 2
- •Логический элемент "и"
- •Логический элемент "или"
- •Глава 2 Диодно-транзисторная логика (дтл)
- •Глава 3 Транзисторно-транзисторная логика (ттл)
- •Логические уровни ттл микросхем
- •Семейства ттл микросхем
- •Глава 4 Цифровые логические микросхемы, выполненные на комплементарных моп транзисторах (кмоп) Логические кмоп (кмдп) инверторы
- •Логические кмоп (кмдп) элементы "и"
- •Логические кмоп (кмдп) элементы "или"
- •Особенности применения кмоп микросхем
- •Логические уровни кмоп микросхем
- •Семейства кмоп микросхем
- •Глава 5 Согласование цифровых микросхем различных серий между
- •Согласование микросхем из различных серий между собой
- •Согласование по току
- •Согласование микросхем с различным напряжением питания
- •Глава 6 Регенерация цифрового сигнала (Триггер Шмитта)
- •Раздел 3 Арифметические основы цифровой техники.
- •Глава 1
- •Арифметические основы цифровой техники
- •Системы счисления
- •Десятичная система счисления
- •Двоичная система счисления
- •Восьмеричная система счисления
- •Шестнадцатеричная система счисления
- •Глава 2 Преобразование чисел из одной системы счисления в другую
- •Преобразование целых чисел
- •Глава 3 Преобразование дробной части числа
- •Раздел 4
- •2. Законы отрицания a. Закон дополнительных элементов
- •B. Двойное отрицание
- •C. Закон отрицательной логики
- •3. Комбинационные законы
- •A. Закон тавтологии (многократное повторение)
- •B. Закон переместительности
- •Совершенная дизъюктивная нормальная форма (сднф)
- •Совершенная конъюктивная нормальная форма (скнф)
- •Глава 3 Дешифраторы (декодеры)
- •Десятичный дешифратор (декодер)
- •Семисегментный дешифратор
- •Глава 4 Шифраторы (кодеры)
- •Глава 5 Мультиплексоры
- •Особенности построения мультиплексоров на ттл элементах
- •Особенности построения мультиплексоров на кмоп элементах
- •Глава 6 Демультиплексоры
- •Раздел 5 Генераторы
- •Глава 1
- •Генераторы периодических сигналов
- •Усилительные параметры кмоп инвертора
- •Глава 2 Осцилляторные схемы генераторов
- •Глава 3 Мультивибраторы
- •Глава 4 Особенности кварцевой стабилизации частоты цифровых генераторов
- •Глава 5 Одновибраторы (ждущие мультивибраторы)
- •Укорачивающие одновибраторы
- •Расширяющие одновибраторы (ждущие мультивибраторы)
- •Раздел 6 Последовательностные устройства (цифровые устройства с памятью)
- •Глава 1
- •Триггеры
- •Глава 2 rs триггер
- •Синхронный rs триггер
- •Глава 3 d триггеры, работающие по потенциалу (статические d триггеры)
- •Глава 4 Явление метастабильности
- •Глава 5 d триггеры, работающие по фронту (динамические d триггеры)
- •Глава 6 t триггеры
- •Глава 7 jk триггер
- •Глава 8 Регистры
- •Параллельные регистры
- •Глава 9 Последовательные (сдвиговые) регистры
- •Глава 10 Универсальные регистры
- •Глава 11 Счётчики
- •Двоичные асинхронные счётчики
- •Двоичные вычитающие асинхронные счётчики
- •Глава 12 Недвоичные счётчики с обратной связью
- •Глава 13 Недвоичные счётчики с предварительной записью
- •Глава 14 Синхронные счётчики
- •Глава 15 Синхронные двоичные счётчики
- •Раздел 7
- •Современные виды цифровых микросхем.
- •Глава 1
- •Микросхемы малой степени интеграции (малая логика)
- •Глава 2 Программируемые логические интегральные схемы (плис).
- •Классификация плис
- •Глава 3 Программируемые логические матрицы.
- •Глава 4 Программируемые матрицы логики (pal).
- •Глава 5 Сложные программируемые логические устройства (cpld).
- •Внутреннее устройство cpld
- •Разработка цифровых устройств на cpld
- •Глава 6 Программируемые пользователем вентильные матрицы (fpga).
- •Раздел 8
- •Индикаторы.
- •Глава 1
- •Виды индикаторов.
- •Малогабаритные лампочки накаливания
- •Расчет транзисторного ключа
- •Глава 2 Газоразрядные индикаторы.
- •Глава 3 Светодиодные индикаторы.
- •Глава 4 Жидкокристаллические индикаторы.
- •Принципы работы жидкокристаллических индикаторов
- •Режимы работы жидкокристаллических индикаторов
- •Параметры жидкокристаллических индикаторов
- •Формирование цветного изображения
- •Формирование напряжения для работы жидкокристаллического индикатора
- •Глава 5 Динамическая индикация.
- •Раздел 9
- •Синтезаторы частоты.
- •Глава 1
- •Цифровой фазовый детектор.
- •Глава 2 Фазовый компаратор.
- •Глава 3 Цепи фазовой автоподстройки частоты.
- •Глава 4 Умножители частоты
- •Глава 5 Частотный детектор, построенный на основе фапч
- •Раздел 10
- •Особенности аналого-цифрового и цифро-аналогового преобразования.
- •Глава 1
- •Квантование аналогового сигнала по времени
- •Глава 2 Погрешности дискретизатора
- •Погрешность хранения
- •Погрешность выборки
- •Глава 3 Фильтры устранения эффекта наложения спектров (Антиалайзинговые фильтры)
- •Глава 4 Дискретизация сигнала на промежуточной частоте (субдискретизация)
- •Глава 5 Параллельные ацп (flash adc)
- •Глава 6 Последовательно-параллельные ацп
- •Глава 7 ацп последовательного приближения (sar adc)
- •Глава 8 Сигма-дельта ацп
- •Глава 9 Цифроаналоговые преобразователи (цап) с суммированием токов
- •Глава 10 Цифроаналоговые преобразователи r-2r
- •Раздел 11
- •11.1 Основные блоки цифровой обработки сигналов
- •Глава 1 Двоичные сумматоры
- •Глава 2 Умножители
- •Глава 3 Постоянные запоминающие устройства.
- •Глава 4 Цифровые фильтры.
- •11.2 Микросхемы прямого цифрового синтеза радиосигналов.
- •Глава 5 Фазовые аккумуляторы
- •Глава 6 Полярные модуляторы
- •Глава 7 Квадратурные модуляторы.
- •Глава 8 Интерполирующие цифровые фильтры.
- •Глава 9 Однородные интерполирующие цифровые фильтры.
- •Микросхемы цифрового приема радиосигналов
- •Глава 10 Квадратурные демодуляторы.
- •Глава 11 Децимирующие цифровые фильтры.
- •Децимирующий фильтр с конечной импульсной характеристикой
- •Глава 12 Однородные децимирующие цифровые фильтры.
- •Раздел 12 Примеры реализации цифровых устройств
- •12.1 Электронные часы
- •Разработка структурной схемы
- •Глава 2 Разработка принципиальной схемы
- •Глава 3 Разработка принципиальной схемы индикации часов
- •12.2 Последовательные порты
- •Глава 4
- •Глава 5
Глава 12 Недвоичные счётчики с обратной связью
Если посмотреть на временную диаграмму сигналов на выходах двоичного счётчика, приведённую на рисунке 12.1, то можно увидеть, что частота сигналов на его выходах будет уменьшаться в два раза по отношению к предыдущему выходу. Это позволяет использовать счетчики в качестве делителей частоты входного сигнала. Эти делители частоты могут быть использованы в устройствах формирования высокостабильных генераторов частоты (синтезаторов частот).
Рисунок 12.1. Временная диаграмма четырёхразрядного счётчика.
Сформированные частоты могут быть использованы либо для синхронизации различных цифровых устройств (в том числе и микропроцессоров) либо в качестве высокостабильных генераторов опорных частот в радиоприёмных и радиопередающих устройствах.
При использовании цифровых счётчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счётчик с недвоичным коэффициентом счёта.
Ещё одна ситуация, когда необходимо применять недвоичные счётчики возникает при отображении информации, записанной в счётчике. Человек, который работает с электронной техникой, привык работать с десятичной системой счисления, поэтому возникает необходимость отображать хранящееся в счётчике число в непосредственно десятичном виде. Это намного проще сделать, если и счет вести сразу в двоично-десятичном коде. Иначе для индикации потребуется перекодировать информацию из двоичного кода вдвоично-десятичный код.
Построить недвоичный счётчик можно из двоичного за счёт выбрасывания лишних комбинаций единиц и нулей. Это может быть осуществлено при помощи обратной связи. Для этого при помощи дешифратораопределяется число, соответствующее коэффициенту счёта, и сигнал с выхода этого дешифратора обнуляет содержимое двоичного счётчика. В качестве примера на рисунке 12.2 приведена схема двоично-десятичного счётчика.
Рисунок 12.2 Схема десятичного счётчика, построенного на основе двоичного счётчика
В этой схеме дешифратор построен на двухвходовой схеме "2И", входящей в состав микросхемы двоичного счётчика. Дешифратор декодирует число 10 (1010 в двоичной системе счисления). В соответствии с принципами построения схем по произвольной таблице истинности для построения дешифратора требуется ещё два инвертора, подключённых к выходам 1 и 4. Однако после сброса счётчика числа, большие 10 никогда не смогут появиться на выходах микросхемы. Поэтому схема дешифратора упрощается и вместо четырёхвходовой схемы "4И" можно обойтись двухвходовой схемой. Инверторы тоже оказываются лишними.
При использовании счётчиков в качестве делителей частоты тоже можно воспользоваться обратной связью. Приведём в качестве примера схему делителя частоты на 1000. При разработке делителя прежде всего определим сколько потребуется микросхем двоичных счётчиков. Для этого определим степень числа 2, при которой число M=2n будет больше требуемого числа 1000. Это будет число 10. При возведении основания системы счисления 2 в 10 степень получится число 1024. То есть, при использовании для построения делителя частоты непосредственно триггеров, достаточно будет десяти триггеров. Однако обычно для построения делителей частоты используют готовые двоичные счётчики, поэтому определим необходимое количество микросхем двоичных счётчиков. При использовании четырёхразрядных двоичных счётчиков достаточно будет трёх микросхем, так как в трёх микросхемах будет 3*4=12 триггеров, что заведомо больше минимального числа триггеров.
Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Десятичное число 1000 в двоичном виде будет выглядеть как 0011 1110 1000. В этом числе шесть единиц, поэтому для построения делителя будет достаточно шестивходовой схемы "И". Однако такие схемы не выпускаются, поэтому воспользуемся микросхемой "8И-НЕ". Неиспользуемые входы этой микросхемы подключим к питанию. Ненужную нам инверсию сигнала скомпенсируем дополнительным инвертором. Получившаяся принципиальная схема делителя на 1000 приведена на рисунке 12.3.
Рисунок 12.3 Принципиальная схема делителя на 1000, построенного на основе трёх двоичных счётчиков
При использовании счётчиков в составе синтезаторов частот может потребоваться формирование целого диапазона частот. В этом случае делитель, построенный на недвоичном счётчике, должен обладать возможностью изменения коэффициента деления.
Такие делители частоты получили название делителей с переменным коэффициентом деления (ДПКД). При использовании обратной связи для реализации ДПКД потребуется полный дешифратор и переключатели его выходов на вход сброса счётчика. Схема делителя частоты при этом получается сложной, а управление таким делителем неудобным.
Рисунок 12.4. Схема делителя с переменным коэффициентом деления с максимальным коэффициентом деления 100, построенного на основе двух десятичных счётчиков
Пример двухразрядного делителя с переменным коэффициентом деления (ДПКД), построенного на десятичных счётчиках приведён на рисунке 4. Обратите внимание, что для удобного управления таким синтезатором частоты использованы десятичные счётчики. Использование десятичных счетчиков позволяет выставлять необходимую частоту непосредственно в десятичном виде. Значение частоты можно нанести на корпусе прибора под клювиками переключателей или отображать набираемую частоту на десятичных индикаторах.
В качестве ещё одного недостатка такого делителя частоты можно отметить очень маленькую длительность выходных импульсов. Если требуется сформировать строго симметричное колебание, то на выходе такого делителя можно поставить одноразрядный двоичный делитель частоты на T‑триггере. На выходе двоичного делителя всегда формируется меандр с очень высокой точностью.