- •1 Основные понятия вычислительной техники: микропроцессор, микроконтроллер, мпс, архитектура эвм. Обобщённая схема эвм. Характеристики мп.
- •2 Характеристики мп. Классификация мп. Этапы развития мп техники
- •3 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа sisd
- •4 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа siмd
- •5 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа misd u mimd
- •6 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа мпвс
- •7 Структурная организация мпс. Виды архитектуры мпс. Архитектура типа ммвс
- •8 Организация пространства ввода –вывода и пространства памяти мпс. Магистрально модульный принцип организации мпс.
- •9 Шинная организация мпс. Архитектура с иерархией шин. Магистраль микропроцессорной системы.
- •10 Состав шин в магистральной организации мпс. Назначение и характеристики шин мпс.
- •11 Организация обмена по магистрали. Типовые циклы обмена по магистрали. Система основных управляющих сигналов.
- •12 Простые циклы обмена по магистрали. Схема соединения памяти с магистралью.Временные диаграммы процесса чтения/записи в памяти.
- •15 Последовательности циклов и пакетная передача данных. Временная диаграмма процесса чтения/записи в памяти. Сравнение с простым циклом обмена по магистрали.
- •16 Механизм транзакций. Протокол с расщеплением транзакций.
- •17 Структура запоминающих устройств, характеристики зу. Классификация устройств памяти.
- •18 Классификация п/п зу. Разновидности и особенности работы статистических озу.
- •19 Классификация п/п зу. Разновидности и особенности работы динамических озу.
- •21 Классификация п/п зу. Последовательные и ассоциативные зу. Стековая память.
- •22 Архитектура подсистемы памяти мпс. Функции памяти. Многоуровневая структура памяти мпс.
- •23 Характеристики основной памяти мпс. Процедура расслоения обращений к памяти. Защита к основной памяти.
- •24 Характеристики кэш-памяти мпс. Состав и принцип работы кэш-памяти
- •25 Концепция виртуальной памяти мпс. Страничная организация виртуальной памяти. Способы страничной организации.
- •26 Концепция виртуальной памяти мпс. Сигментная организация виртуальной памяти. Комбинированная организация виртуальной памяти. Стратегии замены блоков в основной памяти.
- •28 Тактовый генератор для микроконтроллера
- •29 Перефирийные устройства микроконтроллеров
- •30 31 Перефириное устройство мк avr. 8- битный таймер/счётчик.
- •32 Перефириное устройство мк avr. Аналогово-цифровой преобразователь.
- •33 Прерывание микроконтроллера avr.
- •34 Архитектура микропроцессора risc u cisc.
- •35 Сравнение архитектур risc u cisc
- •Двоичные переменные и переключательные функции
30 31 Перефириное устройство мк avr. 8- битный таймер/счётчик.
32 Перефириное устройство мк avr. Аналогово-цифровой преобразователь.
Ном из режимов пониженного энерго потребления. При этом на точность
33 Прерывание микроконтроллера avr.
Прерывание (Interrupt) – сигнал, сообщающий процессору о наступлении какого-либо события. При этом выполнение текущей последовательности команд приостанавливается и управление передаётся процедуре обработки прерывания, соответствующая данному событию, после чего исполнение кода продолжается ровно с того места где он был прерван (возвращение управления).
Процедура обработки прерывания (Interrupt Service Routine) – это ни что иное как функция/подпрограмма, которую следует выполнить при возникновении определенного события. Будем использовать именно слово “процедура”, для того чтобы подчеркнуть ее отличие от всех остальных функций.
Свойства AVR прерываний :
У каждого периферийного устройства, что входит в состав AVR микроконтроллеров, есть как минимум один источник прерывания (Interrupt source). Ко всем этим прерываниям следует причислить и прерывание сброса – Reset Interrupt, предназначение которого отличается от всех остальных.
За каждым прерыванием, строго закреплен вектор (ссылка) указывающий на процедуру обработки прерывания (Interrupt service routine). Все векторы прерываний, располагаются в самом начале памяти программ и вместе формируют “таблицу векторов прерываний” (Interrupt vectors table).
Каждому прерыванию соответствует определенный “бит активации прерывания” (Interrupt Enable bit). Таким образом, чтобы использовать определенное прерывание, следует записать в его “бит активации прерывания” – лог. единицу. Далее, независимо от того активировали Вы или нет определенные прерывания, микроконтроллер не начнет обработку этих прерываний, пока в “бит всеобщего разрешения прерываний” (Global Interrupt Enable bit в регистре состояния SREG) не будет записана лог. единица. Также, чтобы запретить все прерывания (на неопределенное время), в бит всеобщего разрешения прерываний следует записать – лог. нуль.
34 Архитектура микропроцессора risc u cisc.
CISC-процессоры поддерживают широкий набор реализованных аппаратно (жестко «зашитых») инструкций, включая сложные команды.
Состав и назначение регистров таких МП существенно неоднородны, широкий набор команд усложняет декодирование инструкций, на что расходуются дополнительные аппаратные ресурсы и такты. В результате в CISC-процессорах число тактов, необходимое для выполнения команд, относительно велико.
RISC-процессоры − это МП, имеющие меньший и более простой набор команд. В архитектуре данного типа отсутствуют сложные инструкции. Сложные инструкции создаются из более простых, реализуются не в аппаратном, а в программном обеспечении с помощью компилятора, который преобразует программу на языке высокого уровня в программу, состоящую из простых команд.
35 Сравнение архитектур risc u cisc
36 элементарная коньюнкция, и её ранг. Дизьюнктивные формы представления переключательных функций( ДНФ и СДНФ). Запись СДНФ по таблице истинности и представление по ней функциональной схемы. Простая импликанта и сокращённая ДНФ.
Элементарной конъюнкцией назовем конъюнкцию переменных множества X, в которую каждая переменная входит не более одного раза (с инверсией или без инверсии).
Число переменных, образующих элементарную конъюнкцию, назовем ее рангом.
Элементарная конъюнкция K называется простой импликантой функции f(x1, …, xn),если она является импликантой этой функции, и не существует другой конъюнкции K', которая является импликантой функции f(x1, …, xn) и поглощает конъюнкцию K.
ДНФ, состоящая из всех простых импликант булевой функции f(x1, …, xn), называется сокращенной ДНФ этой функции (или СокрДНФf).
Из определения следует, что сокращенная ДНФ единственна для данной функции, то есть наряду с СовДНФ и СовКНФ она является еще одной канонической формой представления булевой функции.
В общем случае построение сокращенной ДНФ является довольно сложной задачей, которая будет рассмотрена нами далее. Однако для булевой функции небольшого числа аргументов, заданной матрицей Грея, найти сокращенную ДНФ (или, что то же самое, множество всех максимальных интервалов ) довольно просто, и мы уже решали такую задачу для мажоритарной функции в подразделе 3.3, изучая интервальный способ задания булевой функции.
37 Двоичные переменные и переключательные функции. Элементарные логические операции.