1.6 Лабораторна робота №6

ДОСЛІДЖЕННЯ ИНТЕРФЕЙСНЫХ ВІС СЕРІЇ 1810

1.6.1 Контролер переривання КР1810ВН59А.

Мікросхема КР1810ВН59А - програмований контролер переривання (ПКП), призначений для реалізації переривань у системах із пріоритетами багатьох рівнів. Вона може застосовуватися разом з мікросхемами серій КР580 або КМ1810.

Мікросхема обслуговує до восьми запитів на переривання мікропроцесора, що надійшли від зовнішніх пристроїв, і дозволяє розширювати число запитів до 64 шляхом каскадного з'єднання мікросхем ПКП.

Мікросхема може працювати в декількох режимах, які встановлюються програмним шляхом.

Рівні пріоритету входів запитів установлюються програмним шляхом. Пріоритети, закріплені за зовнішніми пристроями, можуть бути змінені під час виконання програми.

Принцип роботи ПКП КР1810ВН59А залежить від типу використаного мікропроцесора. При роботі з мікропроцесором серії КР580 при одержанні сигналу мікросхема KPІ810BH59A посилає кодову комбінацію 11001101 (тобто код команди CALL) на 8-розрядну шину даних. Код команди CALL ініціює два сигнали , які надходять на ПКП від мікропроцесора. Останні два сигнали дозволяють мікросхемі КР1810ВН59А видати сформовану двохбайтову адресу підпрограми на шину даних: спочатку молодші вісім розрядів адреси, потім старші вісім розрядів адреси.

При роботі з мікропроцесором серії K1810 процесор видає два сигнали . У відповідь на сигнал ₁ ПКП не видає даних у мікропроцесор, і буферна схема шини даних залишається у високоомному стані. По сигналу ₂ ПКП посилає процесору байт даних (вектор переривання).

1.6.2 Контролер ПДП К1810ВТ37.

Контролер прямого доступу до пам'яті (ПДП) К1810ВТ37 використовується в складі МПС, виконаних на базі МПК К580, К1810, К1821, для реалізації прямого доступу до пам'яті зі швидкістю до 1,6 Мбайт/с. по чотирьох незалежних каналах з позитивним або негативним збільшенням адреси. КПДП дозволяє реалізувати передачу пам'ять - пам'ять, має широкі можливості програмного керування й каскадування. Кожен канал може виконувати до 64К циклів ПДП і має можливість автоініціалізації, тобто повторення циклів ПДП із тими ж параметрами.

Для здійснення режиму ПДП контролер повинен виконати ряд послідовних операцій:

1) прийняти запит DREQ на ПДП від зовнішнього пристрою;

2) сформувати запит HRQ на захоплення шин для ЦП;

3) прийняти сигнал HLDA, що підтверджує цей факт після того, як ЦП увійде в стан захоплення (ШД, ША, ШУ в z-стані);

4) сформувати сигнал DACK, що повідомляє зовнішній пристрій про початок виконання циклів ПДП;

5) сформувати на ША адресу пам'яті;

6) виробити сигнали , і , , що забезпечують керування обміном;

7) по закінченні ПДП або повторити цикл ПДП, змінивши адресу, або вийти із режиму ПДП, знявши запити на ПДП.

Цикли ПДП виконуються з послідовно розташованими адресами пам'яті, тому контролер ПДП повинен мати лічильник адреси ОЗП. Число циклів ПДП визначається спеціальним лічильником. Керування обміном здійснюється спеціальною логічною схемою, що формує залежно від типу обміну пари керуючих сигналів: , (цикли читання), , (цикли запису).

З вищезазначеного видно, що контролер ПДП по запиті повинен взяти на себе керування системними шинами й виконувати сполучені цикли читання/виводу або запису/введення доти, поки вміст лічильника циклів ПДП не буде дорівнювати нулю.

КОНТРОЛЬНІ ПИТАННЯ

1. Призначення контролера переривань К1810 ВН59.

2. Особливості функціонування контролера переривань.

3. Структурна схема контролера переривань.

4. Функціонування ВН59 з різними типами процесорів.

5. Типи пріоритетів контролера ВН59.

6. Способи завдання пріоритетів контролера переривань.

7. Режими роботи ВН59.

8. Призначення контролера прямого доступу К1810 ВТ37.

9. Призначення виводів КПДП ВТ37.

10. Структура КПДП ВТ37.

11. Функціонування контролера К1810 ВТ37.