7 Проектування мікропрограмного автомата
ЛАБОРАТОРНА РОБОТА № 7
Мета роботи. Навчитися проектувати опис мікропрограмного автомату, що синтезується. Вивчити структурно-функціональну організацію дворівневих програмованих матриць (ПЛМ). Освоїти інструменти редагування, відлагодження і функціонального моделювання логічних схем САПР Aldec Active-HDL.
7.1 Реалізація автомату на плм
Програмована логічна матриця – це функціональний блок, за допомогою якого можна реалізовувати логічну схему спеціалізованого цифрового пристрою. В залежності від внутрішньої організації програмовані логічні матриці можна розділити на ПЛМ комбінаційної логіки і ПЛМ з пам’яттю [11].
Серед ПЛМ першого типу найбільше поширення отримали дворівневі (рис.7.1,а), які складаються із двох матриць M1 і M2, що утворюють відповідно перший і другий рівні схеми.
Матриця M1 має s входів і q виходів. Вона дозволяє формувати q елементарних кон’юнкцій – термів P1,..,Pq змінних x1,..,xS, що надходять на її входи. Матриця M2 має q входів і t виходів. Вона дозволяє формувати t елементарних диз’юнкцій y1,..,yt змінних P1,..,Pq, що надходять на її входи з виходів матриці M1. Виходи матриці M1, поєднані з входами матриці M2, утворюють проміжні шини ПЛМ. ПЛМ, яка має s входів, t виходів і q проміжних шин називається ПЛМ (s, t, q).
На рис.7.1,б зображена структурна організація шифраторів КС автомату Мура. Вона ідентична структурній організації ПЛМ (s,t,q) (рис.7.1,а).
а – структурна організація ПЛМ(s,t,q); б – структурна організація ШМК і ШНС
Рисунок 7.1 – Організація ПЛМ і шифраторів КС МПА Мура
Матрична схема ПЛМ – це сітка ортогональних ліній сигналів, в місцях перетинання яких за допомогою програмування можуть бути сформовані елементи з одностороннім пропусканням електричного струму (ЕОП) – діоди або транзистори. В табл.7.1 наведені основні характеристики деяких мікросхем дворівневих ПЛМ(s,t,q).
Таблиця 7.1 – Характеристики дворівневих ПЛМ
|
Мікросхема |
s |
t |
q |
|
SN74330/331 |
12 |
6 |
50 |
|
IM5200 |
14 |
8 |
48 |
|
93458/59 |
16 |
8 |
48 |
|
82S100/101 |
16 |
8 |
48 |
|
556РТ1 |
16 |
8 |
48 |
|
uPB450 |
24 |
16 |
72 |
|
82S104/105 |
16 |
8 |
48 |
Логічна схема шифраторів КС МПА може бути реалізована за допомогою однієї мікросхеми дворівневої ПЛМ(s,t,q), якщо параметри ПЛМ задовольняють відношенням (7.1 – 7.3).
(7.1)
(7.2)
(7.3)
де
M – кількість станів автомату;
F – кількість слів вхідного алфавіту;
R – розрядність коду стану автомату;
N – розрядність коду мікрокоманди автомату;
H – кількість слів внутрішнього алфавіту.
Приклад П7.1 – Визначення характеристик проекту на ПЛМ(s,t,q)
Після аналізу ГСА і визначення структурних алфавітів МПА Мура S1 треба вибрати мікросхему ПЛМ(s,t,q), характеристики якої дозволяють реалізувати логічну схему ШМК і ШНС автомату. Вихідні данні: M = 8; F = 11; R = 3; N = 6; H = 9.
Кількість входів ПЛМ: s = M + F = 8 + 11 = 19.
Кількість виходів ПЛМ: t = R + N = 3 + 6 = 9.
Кількість проміжних шин ПЛМ: q = H + M = 9 + 8 = 17.
Логічна схема шифраторів КС МПА може бути реалізована за допомогою, наприклад, мікросхеми ПЛМ uPB450 (див.табл.7.1). Максимальна кількість ЕОП, що можуть бути сформовані в ПЛМ uPB450: sq + tq = 24 · 72 + 16 · 72 = 2880.
Спосіб реалізації ШМК і ШНС за допомогою дворівневої ПЛМ(s,t,q) показаний на рис.7.2. Після програмування ПЛМ буде містити 57 ЕОП. Коефіцієнт використання ПЛМ uPB450: Ke = 57/2880 ≈ 0.02.
Рисунок 7.2 – Реалізація логічної схеми ШМК і ШНС на ПЛМ