1.6 Техническая документация
Полезным техническим документом, в котором производитель изделия дает краткое и одновременно исчерпывающее его описание, является информационный лист (англ. datasheet).
В отличие от формально полного, часто противоречивого и объемного, технического описания прибора, информационный лист предназначен для ознакомления потенциального покупателя с предлагаемым товаром. Хотя такой документ часто содержит «популяризаторские» неточности, за его содержание производитель несет юридическую ответственность.
Рисунок 1.4 – Информационный лист
Информационные листы «стандартных» микросхем, разрешенных для свободной продажи, распространяются бесплатно. Размещенная в них информация хорошо структурирована и содержит такие сведения:
номер и дата последней редакции документа;
торговая марка прибора и его наименование;
товарные преимущества;
общее описание;
код заказа изделия;
цоколевка микросхемы;
описание внешних контактов;
условное графическое обозначение (УГО);
функциональное описание;
таблица истинности;
таблица состояний;
граф переходов состояний;
логическая схема;
предельно допустимые параметры;
штатные условия эксплуатации;
рекомендации по использованию;
электрические параметры;
тип и размеры корпуса.
Существует ряд электронных баз данных, специализирующихся на хранении и оперативном распространении информационных листов в виде PDF-файлов. Электронные адреса двух таких наиболее популярных каталогов:
http://alldatasheet.com
http://datasheetcatalog.com.
Поиск информационных листов в электронных каталогах ничем не отличается от составления запросов к реляционным базам данных.
Рисунок 1.5 – Электронный каталог информации о микросхемах
Эффективность поиска зависит от того, насколько пользователь ориентируется в способах маркировки микросхем. Например, если на запрос объекта поиска 74163 база данных возвращает отрицательный результат, то, вполне вероятно, что на тексты вида SN74163, 54163 или SN74ALS163 база данных вернет подходящий список ссылок для закачки нужного информационного листа.
1.7 Краткий англо-русский словарь терминов
|
integrated circuit, chip |
интегральная схема, микросхема, ИС; |
|
dual in line package, DIP |
корпус микросхем с двухрядным расположением внешних контактов; |
|
datasheet |
информационный лист; |
|
features |
свойства, товарные преимущества; |
|
general description |
общее описание; |
|
ordering code |
код заказа продукта; |
|
connection diagram |
цоколевка микросхемы; |
|
pin descriptions |
описание внешних контактов; |
|
logic symbol |
условное графическое обозначение, УГО |
|
functional description |
функциональное описание; |
|
truth table |
таблица истинности; |
|
mode select table |
таблица состояний; |
|
state diagram |
граф переходов состояний; |
|
block diagram |
электрическая схема (логическая, принципиальная, функциональная, структурная); |
|
absolute maximum ratings |
предельно допустимые параметры; |
|
operating conditions |
условия эксплуатации; |
|
DC electrical characteristics |
электрические параметры по пост. току; |
|
AC electrical characteristics |
электрические параметры по перем. току; |
|
physical dimensions |
физические размеры; |
|
coder |
шифратор; |
|
decoder |
дешифратор; |
|
demultiplexer |
демультиплексор; |
|
multiplexer |
мультиплексор; |
|
flip-flop |
триггер; |
|
counter |
счетчик; |
|
shift register |
сдвиговый регистр; |
|
pattern |
образец сравнения; |
|
test bench |
испытательный стенд; |
|
unit under test, UUT |
исследуемый прибор; |
|
function generator |
функциональный генератор; |
|
word generator |
генератор слов; |
|
logic analyzer |
логический анализатор; |
|
common collector voltage, VCC |
положительный полюс электропитания биполярных транзисторных схем; |
|
ground |
общий провод, «минус» электропитания; |
|
duty circle |
коэффициент заполнения, величина, обратная скважности; |
|
flow chart |
граф-схема потока (управления, данных); |
|
|
|
Вариант 0
74163 (Sync 4-bit Binary Counter)
|
|
___ ____ CLR | LOAD | ENP | ENT | CLK | A B D C | QA QB QC QD RCO ----|------|-----|-----|-----|---------|-------------------- 0 | X | X | X | X | X X X X | 0 0 0 0 0 1 | 0 | 0 | 0 | POS | X X X X | A B C D *1 1 | 1 | 1 | 1 | POS | X X X X | Count *1 1 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *1 1 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1
- *1 - RCO goes HIGH at count 15 to 0. |
Вариант 1
74107 (Dual JK FF(clr)) JK flip-flop
|
|
___ _ CLR CLK J K | Q Q ---------------|----- 0 X X X | 0 1 1 P 0 0 | Hold 1 P 1 0 | 1 0 1 P 0 1 | 0 1 1 P 1 1 | Toggle
|
Вариант 2
74114 (Dual JK FF (-edge, pre, com clk & clr))
|
|
___ ___ _ PRE CLR CLK J K | Q Q ----------------|---- 0 0 X X X | 1 0 1 0 X X X | 0 1 0 0 X X X | 1 1 1 1 NEG 0 0 | Hold 1 1 NEG 1 0 | 1 0 1 1 NEG 0 1 | 0 1 1 1 NEG 1 1 | Toggle 1 1 1 X X | Hold
NEG = negative edge triggered |
Вариант 3
74116 (Dual 4-bit latches (clr))
|
|
INPUTS | OUTPUT ___ ENABLE | CLR | C1 C2 | DATA | Q ----|---------|------|------- 1 | 0 0 | 0 | 0 1 | 0 0 | 1 | 1 1 | X 1 | X | Hold 1 | 1 X | X | Hold 0 | X X | X | 0 |
Вариант 4
74138 (3-to-8 Dec) 3-to-8 decoder/demultiplexer
|
|
__ __ | Select | GL G1 G2 | C B A | Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 -----------|---------|------------------------------- X X 1 | X X X | 1 1 1 1 1 1 1 1 X 0 X | X X X | 1 1 1 1 1 1 1 1 -----------|---------|------------------------------- 0 1 0 | 0 0 0 | 0 1 1 1 1 1 1 1 0 1 0 | 0 0 1 | 1 0 1 1 1 1 1 1 0 1 0 | 0 1 0 | 1 1 0 1 1 1 1 1 0 1 0 | 0 1 1 | 1 1 1 0 1 1 1 1 -----------|---------|------------------------------ 0 1 0 | 1 0 0 | 1 1 1 1 0 1 1 1 0 1 0 | 1 0 1 | 1 1 1 1 1 0 1 1 0 1 0 | 1 1 0 | 1 1 1 1 1 1 0 1 0 1 0 | 1 1 1 | 1 1 1 1 1 1 1 0 -----------|---------|------------------------------ 1 1 0 | X X X | Corresponding to stored | | address 0; all others 1 |
Вариант 5
74139 (Dual 2-to-4 Dec/DEMUX) 2-to-4 decoder/demultiplexer
|
|
_ Select | Outputs Enable G B A | Y0 Y1 Y2 Y3 -------------------|--------------- 1 X X | 1 1 1 1 0 0 0 | 0 1 1 1 0 0 1 | 1 0 1 1 0 1 0 | 1 1 0 1 0 1 1 | 1 1 1 0 |
Вариант 6
74145 (BCD-to-Decimal Dec) BCD to Decimal decoders/drivers
|
|
| INPUTS | OUTPUTS No. | D C B A | 0 1 2 3 4 5 6 7 8 9 ----|-----------|--------------------- O | 0 0 0 0 | 0 1 1 1 1 1 1 1 1 1 1 | 0 0 0 1 | 1 0 1 1 1 1 1 1 1 1 2 | 0 0 1 0 | 1 1 0 1 1 1 1 1 1 1 3 | 0 0 1 1 | 1 1 1 0 1 1 1 1 1 1 4 | 0 1 0 0 | 1 1 1 1 0 1 1 1 1 1 ----|-----------|--------------------- 5 | 0 1 0 1 | 1 1 1 1 1 0 1 1 1 1 6 | 0 1 1 0 | 1 1 1 1 1 1 0 1 1 1 7 | 0 1 1 1 | 1 1 1 1 1 1 1 0 1 1 8 | 1 0 0 0 | 1 1 1 1 1 1 1 1 0 1 9 | 1 0 0 1 | 1 1 1 1 1 1 1 1 1 0 ---|-----------|--------------------- I | 1 0 1 0 | 1 1 1 1 1 1 1 1 1 1 N | 1 0 1 1 | 1 1 1 1 1 1 1 1 1 1 V | 1 1 0 0 | 1 1 1 1 1 1 1 1 1 1 A | 1 1 0 1 | 1 1 1 1 1 1 1 1 1 1 L | 1 1 1 0 | 1 1 1 1 1 1 1 1 1 1 I | 1 1 1 1 | 1 1 1 1 1 1 1 1 1 1 D | |
Вариант 7
74147 (10-to-4 Priority Enc) 10-Line to 4-Line Priority Encoder
|
|
Inputs Outputs 1 2 3 4 5 6 7 8 9 | D C B A ------------------|----------- 1 1 1 1 1 1 1 1 1 | 1 1 1 1 X X X X X X X X 0 | 0 1 1 0 X X X X X X X 0 1 | 0 1 1 1 X X X X X X 0 1 1 | 1 0 0 0 X X X X X 0 1 1 1 | 1 0 0 1 X X X X 0 1 1 1 1 | 1 0 1 0 X X X 0 1 1 1 1 1 | 1 0 1 1 X X 0 1 1 1 1 1 1 | 1 1 0 0 X 0 1 1 1 1 1 1 1 | 1 1 0 1 0 1 1 1 1 1 1 1 1 | 1 1 1 0 |
Вариант 8
74148 (8-to-3 Priority Enc) 8-Line to 3-Line Priority Encoder
|
|
Inputs | Outputs EI | 0 1 2 3 4 5 6 7 | A2 A1 A0 | GS EO ---|-----------------|----------|------- 1 | X X X X X X X X | 1 1 1 | 1 1 0 | 1 1 1 1 1 1 1 1 | 1 1 1 | 1 0 0 | X X X X X X X 0 | 0 0 0 | 0 1 0 | X X X X X X 0 1 | 0 0 1 | 0 1 0 | X X X X X 0 1 1 | 0 1 0 | 0 1 0 | X X X X 0 1 1 1 | 0 1 1 | 0 1 0 | X X X 0 1 1 1 1 | 1 0 0 | 0 1 0 | X X 0 1 1 1 1 1 | 1 0 1 | 0 1 0 | X 0 1 1 1 1 1 1 | 1 1 0 | 0 1 0 | 0 1 1 1 1 1 1 1 | 1 1 1 | 0 1 |
Вариант 9
74150 (1-of-16 Data Sel/MUX)
|
|
Inputs _ Output D C B A G | W ---------|---|------ X X X X | H | H | | __ 0 0 0 0 | L | EO | | __ 0 0 0 1 | L | E1 | | __ 0 0 1 0 | L | E2 | | __ 0 0 1 1 | L | E3 | | __ 0 1 0 0 | L | E4 | | __ 0 1 0 1 | L | E5 | | __ 0 1 1 0 | L | E6 | | __ 0 1 1 1 | L | E7 | | __ 1 0 0 0 | L | E8 | | __ 1 0 0 1 | L | E9 | | ___ 1 0 1 0 | L | E10 | | ___ 1 0 1 1 | L | E11 | | ___ 1 1 0 0 | L | E12 | | ___ 1 1 0 1 | L | E13 | | ___ 1 1 1 0 | L | E14 | | ___ 1 1 1 1 | L | E15 This device can select one of sixteen data sources when a 4-bit binary number is applied to the inputs. It is equipped with one enable input and a complementary output. |
Вариант 10
74151 (1-of-8 Data Sel/MUX) Data selector/multiplexer
|
|
Select | Strobe | Outputs C B A | G' | Y W ---------|--------|-------- X X X | 1 | 0 1 0 0 0 | 0 | D0 D0' 0 0 1 | 0 | D1 D1' 0 1 0 | 0 | D2 D2' 0 1 1 | 0 | D3 D3' 1 0 0 | 0 | D4 D4' 1 0 1 | 0 | D5 D5' 1 1 0 | 0 | D6 D6' 1 1 1 | 0 | D7 D7'
|
Вариант 11
74153 (Dual 4-to-1 Data Sel/MUX)
|
|
Select | Data Inputs | Strobe | Output B A | C0 C1 C2 C3 | G' | Y -------|----------------|--------|------- X X | X X X X | 1 | 0 0 0 | 0 X X X | 0 | 0 0 0 | 1 X X X | 0 | 1 0 1 | X 0 X X | 0 | 0 0 1 | X 1 X X | 0 | 1 1 0 | X X 0 X | 0 | 0 1 0 | X X 1 X | 0 | 1 1 1 | X X X 0 | 0 | 0 1 1 | X X X 1 | 0 | 1 |
Вариант 12
74155 (Dual 2-to-4 Dec/DEMUX)
|
|
Select | Strobe | Data | Outputs A B | G' | C | Y0 Y1 Y2 Y3 -------|--------|------|----------------- X X | 1 | X | 1 1 1 1 0 0 | 0 | 1 | 0 1 1 1 0 1 | 0 | 1 | 1 0 1 1 1 0 | 0 | 1 | 1 1 0 1 1 1 | 0 | 1 | 1 1 1 0 X X | X | 0 | 1 1 1 1 |
Вариант 13
74157 (Quad 2-to-1 Data Sel/MUX)
|
|
Strobe | Select | | Output G' | A'/B | A B | Y -------|--------|------|------- 1 | X | X X | 0 0 | 0 | 0 X | 0 0 | 0 | 1 X | 1 0 | 1 | X 0 | 0 0 | 1 | X 1 | 1 |
Вариант 14
74159 (4-to-16 Dec/DEMUX (LS-OC))
|
|
_ _ Inputs | Outputs G1 G2 | D C B A | 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 ------|---------|-------------------------------------- 0 0 | 0 0 0 0 | 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 | 0 0 0 1 | 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 | 0 0 1 0 | 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 | 0 0 1 1 | 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 | 0 1 0 0 | 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 | 0 1 0 1 | 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 | 0 1 1 0 | 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 | 0 1 1 1 | 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 | 1 0 0 0 | 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 | 1 0 0 1 | 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 | 1 0 1 0 | 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 | 1 0 1 1 | 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 | 1 1 0 0 | 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 | 1 1 0 1 | 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 | 1 1 1 0 | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 | 1 1 1 1 | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 | X X X X | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 | X X X X | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | X X X X | 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 |
Вариант 15
74160 (Sync 4-bit Decade Counter (clr))
|
|
___ ____ CLR | LOAD | ENP | ENT | CLK | A B C D | QA QB QC QD RCO ----|------|-----|-----|-----|---------|-------------------- 0 | X | X | X | X | X X X X | 0 0 0 0 0 1 | 0 | 0 | 0 | POS | X X X X | A B C D *1 1 | 1 | 1 | 1 | POS | X X X X | Count *1 1 | 1 | 1 | X | X | X X X X | QA0 QB0 QC0 QD0 *1 1 | 1 | X | 1 | X | X X X X | QA0 QB0 QC0 QD0 *1
- *1 - RCO goes HIGH at count 9 to 0. |
Вариант 16
74164 (8-bit Parallel-Out Serial Shift Reg)
|
|
_____ Clear | Clk | A B | QA QB QH ------|-----|------|--------------- 0 | X | X X | 0 0 0 1 | 0 | X X | QA0 QB0 QH0 1 | POS | 1 1 | 1 QAn QGn 1 | POS | 0 X | 0 QAn QGn 1 | POS | X 0 | 0 QAn QGn
- POS = positive-edge triggered - QA0, QB0, QH0 = the level of QA, QB, QH respectively before the indicated steady state input conditions were established - QAn, QGn = the level of QA or QG before the most recent positive transition of the clock; indicates one-bit shift |
Вариант 17
74169 (Sync 4-bit up/down Binary Counter)
|
|
___ ___ _ ____ ___ ENP ENT | D/U | CLK | LOAD | A B C D | QA QB QC QD RCO --------|-----|-----|------|---------|-------------------- 0 | 0 | X | X | 0 | X X X X | A B C D 1* 0 | 0 | 1 | POS | 1 | X X X X | Count Down 1* 0 | 0 | 0 | POS | 1 | X X X X | Count Up 1* 1 | X | X | X | X | X X X X | Qa0 Qb0 Qc0 Qd0 1* X | 1 | X | X | X | X X X X | Qa0 Qb0 Qc0 Qd0 1*
- 1* = during the UP count RCO goes LOW at count 15, --- during the DOWN count RCO goes LOW at count 0. |
Вариант 18
74165 (Parallel-load 8-bit Shift Reg)
|
|
INPUTS INTERNAL | SHIFT/ | PARALLEL | __O/P __ |OUTPUTS LOAD |CLK INH | CLK | SERIAL | A B C D | QA QB | QH --------|--------|-----|--------|------------|-----------|---- 0 | X | X | X | a b c d | a b | h 1 | 0 | 0 | X | X X X X | QA0 QB0 | QH0 1 | 0 | POS | 1 | X X X X | 1 QAn | QGn 1 | 0 | POS | 0 | X X X X | 0 QAn | QGn
1 | 1 | X | X | X X X X | QA0 QB0 | QH0
POS = transition from low to high a, b, c, d = the level of steady state input at A, B, C, or D respectively This serial Shift-Register shifts the data in the direction of QA toward QH when clocked. To load the data at the 8-inputs into the device, apply a low level at the shift/load input. This register is equipped with a complementary output at the eighth bit. |
Вариант 19
74190 (Sync BCD up/down Counter)
|
|
____ _ ____ ___ CTEN | D/U | CLK | LOAD | A B C D | QA QB QC QD MAX/MIN RCO -----|-----|-----|------|---------|--------------------------- 0 | X | X | 0 | X X X X | A B C D 1* 2* 0 | 1 | POS | 1 | X X X X | Count Down 1* 2* 0 | 0 | POS | 1 | X X X X | Count Up 1* 2* 1 | X | X | X | X X X X | Qa0 Qb0 Qc0 Qd0 1* 2*
- 1* = during the UP count MAX/MIN goes HIGH at count 9, during the DOWN count MAX/MIN goes HIGH at count 0. - 2* = during the UP count RCO goes LOW at count 9, during the DOWN count RCO goes LOW at count 0. |
Вариант 20
74191 (Sync 4-bit up/down Counter)
|
|
____ _ ____ ___ CTEN | D/U | CLK | LOAD | A B C D | QA QB QC QD MAX/MIN RCO -----|-----|-----|------|---------|--------------------------- 0 | X | X | 0 | X X X X | A B C D 1* 2* 0 | 1 | POS | 1 | X X X X | Count Down 1* 2* 0 | 0 | POS | 1 | X X X X | Count Up 1* 2* 1 | X | X | X | X X X X | Qa0 Qb0 Qc0 Qd0 1* 2*
- 1* = during the UP count MAX/MIN goes HIGH at count 15, during the DOWN count MAX/MIN goes HIGH at count 0. - 2* = during the UP count RCO goes LOW at count 15, during the DOWN count RCO goes LOW at count 0. |
Вариант 21
74192 (Sync BCD up/down Counter)
|
|
____ | PARALLEL | OUTPUTS __ __ CLEAR | UP DOWN | LOAD | A B C D | QA QB QC QD CO BO ------|----------|------|------------|--------------------- 1 | X X | X | X X X X | 0 0 0 0 1 1 0 | X X | 0 | X X X X | A B C D 1 1 0 | POS 1 | 1 | X X X X | Count UP * * 0 | 1 POS | 1 | X X X X | Count Down * *
- POS = transition from low to high - a, b, c, d = the level of steady state input at inputs A, B, C, or D respectively - * = during the UP count CO goes low from count 9 to 0, BO goes low from count 0 to 9 while counting DOWN |
Вариант 22
74194 (4-bit Bidirectional Univ. Shift Reg)
|
|
_____ | MODE | | SERIAL | PARALLEL | OUTPUTS CLEAR | S1 S0 | CLK | LEFT RIGHT | A B C D | QA QB QC QD ------|--------|-----|-------------|------------|------------------ 0 | X X | X | X X | X X X X | 0 0 0 0 1 | X X | 0 | X X | X X X X | QA0 QB0 QC0 QD0 1 | 1 1 | POS | X X | a b c d | a b c d 1 | 0 1 | POS | X 1 | X X X X | 1 QAn QBn QCn 1 | 0 1 | POS | X 0 | X X X X | 0 QAn QBn QCn 1 | 1 0 | POS | 1 X | X X X X | QBn QCn QDn 1 1 | 1 0 | POS | 0 X | X X X X | QBn QCn QDn 0 1 | 0 0 | X | X X | X X X X | QA0 QB0 QC0 QD0
- POS = transition from low to high - a, b, c, d = the level of steady state input at inputs A, B, C, or D respectively - QA0, QB0, QC0, QD0 = the level of QA, QB, QC, or QD, respectively, before the indicated steady state input conditions were established - QAn, QBn, QCn, QDn = the level of QA, QB, QC, or QD before the most recent negative transition of the clock. |
Вариант 23
74195 (4-bit Parallel-Access Shift Reg)
|
|
| SHIFT/ | | SERIAL | PARALLEL | OUTPUTS CLEAR | LOAD' | CLK | J K' | A B C D | QA QB QC QD Q'D ------|--------|-----|--------|------------|-------------------------- 0 | X | X | X X | X X X X | 0 0 0 0 1 1 | 0 | POS | X X | a b c d | a b c d d' 1 | 1 | 0 | X X | X X X X | QA0 QB0 QC0 QD0 Q'D0 1 | 1 | POS | 0 1 | X X X X | QA0 QA0 QBn QCn Q'Cn 1 | 1 | POS | 0 0 | X X X X | 0 QAn QBn QCn Q'Cn 1 | 1 | POS | 1 1 | X X X X | 1 QAn QBn QCn Q'Cn 1 | 1 | POS | 1 0 | X X X X | Q'An QAn QBn QCn Q'Cn
- POS = transition from low to high - a, b, c, d = the level of steady state input at A, B, C, or D respectively - QA0, QB0, QC0, QD0 = the level of QA, QB, QC, QD respectively before the indicated steady state input conditions were established - QAn, QBn, QCn = the level of QA, QB, QC respectively, before the most recent transition of the clock |
Вариант 24
74198 (8-bit Shift Reg (shl/shr ctrl))
|
|
_____ | MODE | | SERIAL | PARALLEL | OUTPUTS CLEAR | S1 S0 | CLK | LEFT RIGHT | A ... h | QA QB ... QG QH ------|--------|-----|-------------|----------|-------------------- 0 | X X | X | X X | X | 0 0 0 0 1 | X X | 0 | X X | X | QA0 QB0 QG0 QH0 1 | 1 1 | POS | X X | a ... h | a b g h 1 | 0 1 | POS | X 1 | X | 1 QAn QFn QGn 1 | 0 1 | POS | X 0 | X | 0 QAn QFn QGn 1 | 1 0 | POS | 1 X | X | QBn QCn QHn 1 1 | 1 0 | POS | 0 X | X | QBn QCn QHn 1 1 | 0 0 | X | X X | X | QA0 QB0 QG0 QH0
- POS = transition from low level to high level - a...h = the level of steady state input at inputs A through H respectively - QA0, QB0, QG0, QH0 = the level of QA, QB, QG or QH, respectively, before the indicated steady state input conditions were established - QAn, QBn etc. = the level of QA, QB, etc., respectively, before the most recent negative transition of the clock |
Вариант 25
74199 (8-bit Shift Reg (sh/ld ctrl))
|
|
Mode | SERIAL | _____ | _ | | | _ | PARALLEL| OUTPUTS CLEAR | S/L | CLKINH | CLK | J K | A...H | QA QB..QG QH ------|-----|--------|-----|--------|---------|--------------- 0 | X | X | X | X X | X | 0 0 0 0 1 | X | 0 | 0 | X X | X | QA0 QB0 QG0 QH0 1 | 0 | 0 | POS | X X | a...h | a b..g h 1 | 1 | 0 | POS | 0 1 | X | QA0 QA0 QBn QGn 1 | 1 | 0 | POS | 0 0 | X | 0 QAn QFn QGn 1 | 1 | 0 | POS | 1 1 | X | 1 QCn QHn 1 1 | 1 | 0 | POS | 1 0 | X | 'QAn QAn QBn QGn 1 | X | 1 | POS | X X | X | QA0 QB0 QG0 QH0
This device contains an 8-bit Shift Register with shift/load control. - POS = transition from low level to high level - a...h = the level of steady state input at inputs A through H respectively - QA0, QB0, QG0, QH0 = the level of QA, QB, QG or QH, respectively, before the indicated steady state input conditions were established - QAn, QBn etc. = the level of QA, QB, etc., respectively, before the most recent negative transition of the clock |
ОБРАЗЕЦ ОФОРМЛЕНИЯ ОТЧЕТА
РИСУНОК 1- назначение внешних сигналов, таблица истинности и логическая схема устройства
таблица истинности отображает основные состояния нормально функционирующей микросхемы
СОСТОЯНИЕ RESET: СБРОС (первая строка таблицы истинности) если подать на вход #CLR = '0', то независимо от того, что установлено на остальных входах, в триггеры счетчика записываются лог.0. RCO='0'. для остальных состояний необходимо, чтобы #CLR = '1'
СОСТОЯНИЕ LOAD: ПАРАЛЛЕЛЬНАЯ ЗАГРУЗКА (вторая строка таблицы истинности) если #CLR = '1' и LOAD=ENP=ENT= '0', то по переднему фронту сигнала CLK данные, выставленные на входах (DATA A: DATA D), записываются триггеры счетчика. RCO='0'. если значение ="1111", то переход в состояниеOVERFLOW.
СОСТОЯНИЕ COUNT: ДВОИЧНЫЙ СЧЕТ (третья строка таблицы истинности) если #CLR = '1' и LOAD=ENP=ENT= '1', то по переднему фронту сигнала CLK происходит изменение значения двоичного кода, хранящегося в триггерах счетчика: - если значение <"1111", то код увеличивается на единицу, RCO='0'.; - если значение ="1111", то переход в состояниеOVERFLOW.
СОСТОЯНИЕ PAUSE: ПАУЗА (четвертая, пятая строки таблицы истинности) если #CLR = LOAD ='1' и ENP xor ENT= '1', то работа счетчика останавливается. RCO='0'. если значение ="1111", то переход в состояниеOVERFLOW.
СОСТОЯНИЕ OVERFLOW: ПЕРЕПОЛНЕНИЕ в триггеры счетчика записывается код "0000" и RCO='1'.
